Как процессор точно определяет, что обработчик исключения завершился? Опции

[ataradov]

Ведь при входе в обработчик нужно запретить все что ниже по приоритету, но при выходе нужно обратно разрешить.

Если я правильно понял инструкция по записи LR_mode в PC с любым смещением будет знаком выхода.

То-есть если просто в обработчике изменить режим на USR или записать значение LR в PC другим способом, то прерывния останутся заблокироваными насегда?

Как это должно происходить. Или рекомендумемые способы выхода из ARM ARM - это единственно возможные и все остальное - это просто неопределенное поведение?

[aaarrr]

Если я правильно понял инструкция по записи LR_mode в PC с любым смещением будет знаком выхода.

Это не совсем так - выйти из исключения и восстановить CPSR можно двумя способами:
1. Загрузить PC при помощи data-processing команды с установленным битом S (пример: SUBS PC, LR, #0x04).
2. Загрузить PC при помощи LDM with Restore (пример: LDMFD SP!, {..., PC}^).

То-есть если просто в обработчике изменить режим на USR или записать значение LR в PC другим способом, то прерывния останутся заблокироваными насегда?

Да, останутся заблокированными. Однако, менять режим в обработчике никто не запрещает, если он потом будет корректно восстановлен. Этот прием используется при организации вложенных прерываний.

[ataradov]

Да, останутся заблокированными. Однако, менять режим в обработчике никто не запрещает, если он потом будет корректно восстановлен. Этот прием используется при организации вложенных прерываний.

Так. А можно попродробнее? Ведь приоритеты имеют не режимы (корорые как я понял нужны просто чтобы разделить LR и SP), а конкретные исключительные ситуации. Разьве если процессор находится в режиме обработки FIQ можно разрешить другие прерывания просто поменяв режим?
А где в документации это описано, если не сложно.

Поясню. Я делаю свою реализацию ARM-ядра и этот момент как-то скупо освещен в докумекнтации.

Сообщение отредактировал Taradov Alexander - Jan 8 2007, 16:38

[aaarrr]

Разьве если процессор находится в режиме обработки FIQ можно разрешить другие прерывания просто поменяв режим?

Конечно, только тогда теряется смысл использовать FIQ. Режим процессора в CPSR можно изменить из любого привилегированного режима.

А где в документации это описано, если не сложно.

Про манипуляции с режимами можно почитать в PrimeCell Vectored Interrupt Controller (PL190) r1p2 Technical Reference Manual

Поясню. Я делаю свою реализацию ARM-ядра и этот момент как-то скупо освещен в докумекнтации.

Однако. А на какой платформе, если не секрет?

[ataradov]

Про манипуляции с режимами можно почитать в PrimeCell Vectored Interrupt Controller (PL190) r1p2 Technical Reference Manual

Но ведь для работы этого VIC не требуется подменять режим. Достотчно просто убрать биты I/F в CPSR.

С подменой режима я вижу одну проблему. Они не взаимооднозначны с исключениями. Например режим Abort. К нему приодят Prefetch abort (приоритет 5) и Data abort (приоритет 2). Прервания с каким приоритетом разрешать, если произведена смена режима?

[aaarrr]

Но ведь для работы этого VIC не требуется подменять режим. Достотчно просто убрать биты I/F в CPSR.

Нет, не достаточно - в противном случае будут испорчены SPSR_irq и LR_irq.

С подменой режима я вижу одну проблему. Они не взаимооднозначны с исключениями. Например режим Abort. К нему приодят Prefetch abort (приоритет 5) и Data abort (приоритет 2). Прервания с каким приоритетом разрешать, если произведена смена режима?

Говорить о приоритетах можно только в одном случае - когда два или большее число исключений происходят одновременно.
Разрешение прерываний определяют только биты CPSR.