Программируемая задержка на CycloneII Опции

[Andr2I]

Есть очень горячее желание сделать на CycloneII программируемую задержку шаг которой определяется задержкой одного элемента lcell. Предполагается сделать длинную "колбасу" из lcell (штук 100) и монстроподобный коммутатор (его составляющие тоже надо учесть в задержке).
Понятно, что лучше взять Спартан (там все уже сделано), но не хочется переходить и да и "жаба душит".
Понятно, что задержка будет меняться от чипа к чипу и при изменении температуры - предполагается ввести периодическую калибровку кварцованным периодом тактовой частоты.
Ну и также понятно, что кто-то над такой идеей уже думал и возможно попытался реализовать. Было бы очень интересно услышать.

P.S. Прекрасно понимаю, что шаг регулировки будет немного разным (оптимистичная оценка 10%) и сильно зависеть от размещения на кристалле. Раньше не пробовал, но читал что место расположения элементов можно зафиксировать - возможно это еще один подводный камень - будет Квартус плакаться и работать не даст.

С уважением, Андрей

[Andr2I]

2 5pm

Для создания блока задержки я использовал 128-разрядный сдвиговый регистр и цепочку из 127 lсell'ов.

Т.е. каждый на каждый lcell сигнал подавался ИЛИ через передыдущий lcell ИЛИ с выхода соотвествующего регистра (зачем он сдвиговый?)?

В процессе разработки было выполнено моделирование с реальными задержками, которое показало высокую дифференциальную нелинейность зависимости общего времени задержки(T) от номера номера выбранного разряда в управляющем регистре(N). В для разных значений N увеличение задержки составляло от 0.3 до 1.8 нс на каждый шаг. В тоже время среднее время, добавляемое одним шагом задержки составило ~0.7 нс.

Ну так и должно быть - 256 ячеек компактно не разместишь и начинает играть длина связей.
А зачем так много? Если шаг задержка 1 нс, то при тактовой частоте даже 100 МГц (реально можно 200) потребуется только 10-15 lcell. Там и дифф. нелинейность должна быть меньше.

С уважением, Андрей

Сообщение отредактировал Andr2I - Jan 19 2007, 21:28