Проверяется простейшим методом:
Берем ПЛИС-проект на HDL (было исполнено на верилоге), компилируем его одним компилятором (я пользовался Leo*nard*o Spec*tru*m) и пробуем положить в ПЛИСы от обоих вендоров. Результаты: (для одного и того же проекта):
Altera:
Код
** DEVICE SUMMARY **
Chip/ Input Output Bidir Shareable
POF Device Pins Pins Pins LCs Expanders % Utilized
test_cpld epm7128stc100-15 13 10 8 124 54 96 %
User Pins: 13 10 8
Xilinx:
Код
Device Used: XC95216-10-PQ160
Fitting Status: Successful
**************************** Resource Summary ****************************
Macrocells Product Terms Registers Pins Function Block
Used Used Used Used Inputs Used
121/216 ( 56%) 658 /1080 ( 60%) 89 /216 ( 41%) 30 /133 ( 22%) 305/432 ( 70%)
Причём в Xilinx меньшей ёмкости проект принципиально не влазил. То же самое - и с FPGA от обоих фирм, но проверял давно, результаты не сохранил.