Плата ЦОС., DSP + FPGA + 2 X SDRAM + SRAM + Flash. Опции

[Politeh]

Уважаемые специалисты, помогите пожалуйста начинающему. Проектирую плату ЦОС. Конфигурация получилась такой, что на одной шине весит 5 компонентов: DSP(TMS), FPGA(Xilinx), два SDRAM(MT48LC8M16A) и FLASH(Atmel). Хозяеном является DSP. Хотелось бы сразу оринтироваться на как можно более высокие частоты, т.е. от 100 МГц. Подошел этап проектирования топологии ПП. Просмотрел много материала по поводу подводных камней(расположение слоев, согласование линий, возвратных токов и кучу всего остального) в этой области. Понял, что без моделирования не обойтись.

Теперь вопросы:
1) Есть Altium 6. Возможно ли там предтопологическое моделирование целостности сигналов и в чём оно заключается(что нужно? Только IBIS модели или что-то другое?)
2)Что нужно для посттопологического контроля? PCB-файл? И что ещё? Тоже IBIS-модели?
3)Сколько времени примерно может потребоваться для того, чтобы разобраться в Altium с анализом сигналов?
4)Где можно почитать о последовательном соединении микросхем на одной шине?

[Paul]

На данную тему была масса обсуждения на этом ресурсе. Ищите внимательнее. Я участвовал практически во всех темах такого направления.