Уровни сигналов в SSTL-2, Как правильно проинтерпретировать стандарт Опции

[VslavX]

Разбираюсь подробно с DDR и в стандарте SSTL-2 заинтересовал такой вопрос - в какой момент времени собственно может переключиться приемник.

Сам стандарт гласит:

"The standard defines both ac and dc input signal values. Making this distinction is important for
the design of high gain, differential, receivers that are required. The ac values are chosen to
indicate the levels at which the receiver must meet its timing specifications. The dc values are
chosen such that the final logic state is unambiguously defined, that is once the receiver input has
crossed this value, the receiver will change to and maintain the new logic state. The reason for
this approach is that many input wave-forms will include a certain amount of “ringing”. The
system designer can be sure that the device will switch state a certain amount of time after the
input has crossed ac threshold and not switch back as long as the input stays beyond the dc
threshold. The relationship of the different levels is shown in figure 1. An example of ringing is
illustrated in the dotted wave-form.

И такая вот там картинка:


Я полагаю, что по фронту приемник переключится где-то между точками AC. Коллега считает, что
переключение произойдет только после прохода точки C. Кто из нас прав? Ответ на этот существенно влияет на временнЫе характеристики.

[DS]

Оно то возможно, однако нельзя ничего проектировать исходя из соображений, что переклюсится ниже порога AC. При рассчете ТТЛ схем никто ведь не рассчитывает на переключение при 1.1 вольтах.

[VslavX]

Оно то возможно, однако нельзя ничего проектировать исходя из соображений, что переклюсится ниже порога AC. При рассчете ТТЛ схем никто ведь не рассчитывает на переключение при 1.1 вольтах.

У меня как раз обратная задача - при моделировании сигнала на входе DDR участок неопределенности (отрезок AC, 180mV + 310mV) при slewrate 1V/ns занимает 500ps. И я именно надеялся этот интервал уменьшить. Не судьба, видать