Блоки ввода-вывода Xilinx, как настроить? Опции

[Val]

Подскажите как настраиваются блоки ввода-вывода у Xilinx для различных уровней сигналов.

[Gorby]

Подскажите как настраиваются блоки ввода-вывода у Xilinx для различных уровней сигналов.

Проще всего это сделать, выбрав менюшку (ISE 6.2, 6.3)
User constraints -> Assign package pins
При этом запустится приложение Xilinx PACE. (Pinout and Area Constraints Editor).
Заодно там и выводы вашего дизайна к конкретным пинам привяжете.
А вот результатом работы этой программы и будут являться несколько строчек в файле .UCF . Конечно, их можно и руками вбить, но только после приобретения некоторого опыта. Более того, в меню Tools->Design Rule Check можно проверить, не нахомутали ли вы чего лишнего.

Естественно, надо помнить, что нельзя произвольно выбрать тип IO для пина. Например в Спартан 2Е при питании банка 3.3 В сделать вывод CMOS нельзя. А вот LVTTL можно. ПРи питании 2.5 В можно и CMOS и более другие стандарты.