SM, то что приемо-передатчик аналоговый я итак знаю. В верилоге можно на самом деле сделать phy 2.0, но только для тестов(буду эмулировать usb-шный драйвер, и верилог модель нужна чисто для проверки протокольной части интерфейса), что мне и необходимо. Я даже знаю как это сделать. Но, конечно же, для ПЛИС это не покатит. Что касается аналогового приемо-передатчика, мне хотелось бы как раз и узнать о нем побольше.
blackfin, да, я собираюсь подключаться через UTMI. Спасибо, за предложенную ссылку. Жалко, что вот описание самого CY7C68000 не такое уж и обширное. Хотелось бы самому разработать такую phy, но как это сделать? Есть у кого-нибудь электрическая схема phy, описание работы его внутренних блоков?
Еще такой вопросик, можно ли в Xilinx ISE подключить какой-нибудь .xco файл phy2.0(если такой бывает или какой-то другой) и зашить в одну плисину с функциональным контроллером usb?
|