реклама на сайте
подробности

 
 
> Зачем нужны PULL_UP, PULL_DOWN резисторы.
-=Vitaly=-
сообщение Feb 15 2007, 14:07
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 468
Регистрация: 31-08-06
Из: Киев
Пользователь №: 19 991



Здравствуйте.

Зачем собственно их вешают??

Имею схему, пытаюсь в нее вьехать. НА SPI сигналах MOSI,MISO, которые приходят в плис стоит пул даун?? На чип-селектах формируемых плис для периферии стоят либо пул-ап, либо пул-даун??.
К чему они??? Если все выходы плис стоят как СМОS 3.3 ??
Почему нельзя обойтись обычными 0 или 1 на ножку??

Надо сделать спи- мастером плис, что мне тоже выводы с пул-ап делать???
Спасибо
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
rezident
сообщение Feb 15 2007, 15:31
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 10 920
Регистрация: 5-04-05
Пользователь №: 3 882



Pull-up и pull-down нужны чтобы избежать неоднозначности уровней до момента конфигурации устройства/системы, т.е. пока FPGA не прогружена или в случае МК, например, у него не сконфигурированы назначения выводов. Также pull-up и pull-down часто применяют в целях дальнейшего расширения системы. Т.е. входы запрограммированы на выполнение каких-то функций, но к ним пока ничего не подключено. Встроенные в FPGA схемы pull-up/down и bus-keeper не всегда соответствуют условиям помехоустойчивости. Поэтому применяют внешние резисторы.
Кстати, если вы применяете внешние pull-up/down, то всегда следует учитывать функции bus-keeper, т.е. входной ток такой схемы. Скажем при использовании CPLD XC9500XL не рекомендуется применять pull-up резисторы номиналом выше 15кОм. Потому что за счет возможных наводок схема bus-keeper может дать ложное срабатывание. Причем она может перейти в устойчивое состояние, но с уровнем входного сигнала, противоположным предполагаемому уровню, выдаваемому внешним pull-up. Это не защелкивание входа, а именно работа bus-keeper. Мы с таким уже сталкивались.

Цитата(-=Vitaly=- @ Feb 15 2007, 17:22) *
Если я правильно понял если я ничего не передаю MISO и MOSI должны быть подтянуты к 0, т.е использовать пулл даун. Но эту подтяжку я могу сделать как внешней так и в плисе. А SCLK подтянуть к 1 и тоже можно либо в плисе, либо снаружи. А в плисе в случае внешней подтяжки все сигналы в отсутствии передачи должны быть в Z-состоянии??

Выбор схемы pull-up или pull-down в приложении к SPI нужно делать, исходя из формата обмена. Если вы используете SPI mode 0 или 1, то pull-down. Если же 2 или 3, то pull-up. См. временные диаграммы, обращая внимание на уровни сигналов тактирования в паузах между фреймами и фронты сигнала тактирования по которому выдается/защелкивается линия данных.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 29th August 2025 - 16:41
Рейтинг@Mail.ru


Страница сгенерированна за 0.01397 секунд с 7
ELECTRONIX ©2004-2016