PCI_CORE, как использовать PCI-CORE ? Опции

[OlgaG]

Есть сгенерированный "кор" от xilinx для pci-интерфейса. Как вставить его в свой проект и произвести синтез, разводку на плате и т.п.?

заранее спасибо.

[hobgoblin]

Если вы генерите ядро на VHDL, то coregen создаст несколько файлов, которые надо подключить к проекту в ISE: pcim_top.vhd (файл верхнего уровня), pcim_lc.vhd (wrapper-файл для непосредственно логики PCI), userapp (файл, в котором будет описываться логика, добавляемая Вами) и cfg.vhd (настраиваемые параметры ядра). Кроме того, еще Вам потребуются в проекте файлы pci_lc_i.vhd (для моделирования) и pci_lc_i.ngo (для имплементации). Если я где-то ошибся, пусть местные гуру ISE меня поправят, я с этим ядром работал только в ActiveHDL.