оценкa ресурсов на FPGA (без синтеза) Опции

[Diletant]

Нужна помощь дилетанту.
Намечается большой проект. Заказчику нужна оценка ресурсов (количество ЛЕ), чтобы оценить, сколко места будет занимать схема на ФПГА. За основу выбран чип цыклон2 ep2c20...(возможно будет заменен на более мощный), QuartusII, VHDL.
Те блоки, которые уже есть можно просто скомпилировать и посмотреть, сколко они требуютъ ресурсов, но новые блоки... Их надо еше создать.

Есть ли возможность примерной оценки ресурсов на FPGA (без синтеза, т.е. вообше без tools, на бумаге)?

Что-то типа таблицы из простых стандартных элементов: адд, мулт (но не встроенные блоки, а созданные из LEs), компаратор, флипфлоп (хотя ето просто), ограничитель и т.д. и все в зависимости от колл. бит сигнала (10, 16, 32 64Bit). Или вот еше: конечный автомат, ФИР-фильтр 1, 2, 3 порядка (как дсп-кор и без него)? А на других АЛТЕРА-ФПГА?


Понятно, что можно это все запихнуть в один проект и скомпилировать, но неохота Может чего посоветуете?

зарание Спасибо.

[Prusak]

Есть ли возможность примерной оценки ресурсов на FPGA (без синтеза, т.е. вообше без tools, на бумаге)?

Что-то типа таблицы из простых стандартных элементов: адд, мулт (но не встроенные блоки, а созданные из LEs), компаратор, флипфлоп (хотя ето просто), ограничитель и т.д. и все в зависимости от колл. бит сигнала (10, 16, 32 64Bit). Или вот еше: конечный автомат, ФИР-фильтр 1, 2, 3 порядка (как дсп-кор и без него)? А на других АЛТЕРА-ФПГА?

С альтерами не знаком, а вот для Xilinx такая таблица есть. Ее можно посмотреть в Libraries guide. Прикрепляю выдержку оттуда, может пригодится. Хотя я себе не могу представить как большой проект можно было бы в "адд", "мулт" перевести.

Прикрепленные файлы

 Slice_count.pdf ( 54.52 килобайт ) Кол-во скачиваний: 311