Цитата(DimaV @ Jul 21 2004, 05:07 PM)
Ситуация: В большом проекте нужно использовать несколько клоков (не кратных). Есть компоненты которые работают синхронно от разных клоков.
Вопрос: Как грамотно соеденить эти компоненты между собой?
FIFO. Глубину можно посчитать исходя из синхросигналов. Если нельзя -- переделывать проект. Лучше это сделать сейчас, чем после месяца безуспешной отладки.
У Xilinx на эту тему есть XAPP. Номер, к глубокому сожалению, не помню. На мой взгляд, клоков в схеме должно быть как можно меньше.