Быстродействие ядра STR912, макс. MIPS? Опции

[EKirshin]

Кто-нибудь получал пиковую производительность 96 MIPS на указанном ядре?

Пытаемся выяснить, какая же действительно производительность ядра.

В цикле на asm дергаем вывод процессора. Получаем выходную частоту не более 5 МГц (т.е. 10Мгц частота ядра, если считать, что вывод занимает 1 такт - см. ниже).
PLL настроили на 96 МГц (N=192, M=25, P=2), делители частот шин и flash стоят = 1. PQFBC включили.

Где можно посмотреть количество тактов процессора на инструкции для этого процессора? Есть дока на ARM9TDMI, где указан 1 такт на команду STR (именно ей и пользуемся для вывода флага). Но соответствует ли ARM9TDMI и ARM966E?

[SpiritDance]

Хехе. По дерганью ногой значит частоту ядра получаете?Ж) А то что для вывода в переферию APB используется, Вас не смущает? Может хотябы ШИМ запустите с известными делителями тактовой?

Про интсрукции можно посмотреть в ARM referense manual, в доке на ядро 966 наверно тоже.

Ну а мипсы мерять ногодрыганьем - это Вы круто придумали. ГЫ.

[EKirshin]

Хехе. По дерганью ногой значит частоту ядра получаете?Ж) А то что для вывода в переферию APB используется, Вас не смущает? Может хотябы ШИМ запустите с известными делителями тактовой?

Про интсрукции можно посмотреть в ARM referense manual, в доке на ядро 966 наверно тоже.

Ну а мипсы мерять ногодрыганьем - это Вы круто придумали. ГЫ.

Да, смущает. Решили посмотреть, какая будет задержка.
Частота у шины APB настроена равной частоте PLL (PCLK = fPLL=96 МГц). Это, получается, не означает, что данные передаются по этой шине за 1 такт?

На самом деле, выясняем не так. Запускаем какую-нибудь команду раз 50 (конечно, не в цикле, а линейно). Потом дергаем ногой. Но все равно, получается раза эдак в 2,5 меньше, чем по расчету.
Например, запустить команду NOP (казалось бы, уж она-то должна за 1 такт выполняться - проще нет) 50 раз. Пересчитываем частоту - получается 39 МГц. А ведь хочется 96! Пробовали исполнять и из FLASH и из RAM - одно и то же. Включение PFQBC уменьшает задержку на jump'ах.

[KRS]

Хехе. По дерганью ногой значит частоту ядра получаете?Ж) А то что для вывода в переферию APB используется, Вас не смущает? Может хотябы ШИМ запустите с известными делителями тактовой?

Про интсрукции можно посмотреть в ARM referense manual, в доке на ядро 966 наверно тоже.

Ну а мипсы мерять ногодрыганьем - это Вы круто придумали. ГЫ.

Да, смущает. Решили посмотреть, какая будет задержка.
Частота у шины APB настроена равной частоте PLL (PCLK = fPLL=96 МГц). Это, получается, не означает, что данные передаются по этой шине за 1 такт?

На самом деле, выясняем не так. Запускаем какую-нибудь команду раз 50 (конечно, не в цикле, а линейно). Потом дергаем ногой. Но все равно, получается раза эдак в 2,5 меньше, чем по расчету.
Например, запустить команду NOP (казалось бы, уж она-то должна за 1 такт выполняться - проще нет) 50 раз. Пересчитываем частоту - получается 39 МГц. А ведь хочется 96! Пробовали исполнять и из FLASH и из RAM - одно и то же. Включение PFQBC уменьшает задержку на jump'ах.

50 раз маловато - погрешность измерения плюс дополнительные команды управления ногой...
надо или взять специальный тест
или в цикле что то считать, хотя бы 1/10 секунды