Блочная память и её работа, RAMB4_S16 Опции

[darkniisiis]

Вот для проекта мне необходимо использовать блочную память. Под задание подходит готовый компонент ISE RAMB4_S16. Пробовал смоделировать её с помощью модельсима,но что то не пойму логику её работы, не могу получить вектор на выходе,всегда нули.Управляющие сигналы:
RST-сброс
ЕN-разрешение работы
CLK-сигналы синхронизации
WE-разрешение записи
ADDR-вход адреса
DI-вход данных
DO-выход
Подскажите пожалуста как она работает?

[darkniisiis]

xlxn_1 - we
xlxn_2 - en
xlxn_3 - rst
xlxn_4 - clk
xlxn_5 - addr
xlxn_6 - DI
xlxn_7 - DO

Эскизы прикрепленных изображений

 

[andrew_b]

xlxn_4 - clk

Если это самое начало симуляции, т. е. левее того, что на рисунке, ничего нет, то мне все понятно.

У Xilinx есть забавный баг, которому уже не один год. Заключается он в том, что модель памяти (может, еще какой-то компонент тоже -- не знаю, но на грабли с памятью коллеги наступали несколько раз) не работает, если память использует восходящий фронт тактового сигнала, а в момент начала симуляции оный тактовый сигнал устанавливается в '1'.
Измените генератор тактового сигнала, чтобы он начинал генерацию с '0'.

Кстати, интересный момент. Попробуйте провести эксперимент: сигналы оставьте как есть, а у памяти измените активный фронт клока.