Fast Ethernet на FPGA без использования PHY, разработка устройства сопряжения с ETHERNET на CycloneII без использов Опции

[NeuroMan]

Есть острая необходимость разработать устройство на CycloneII для организации обмена информацией с PC используя Fast Ethernet интерфейс.Сложность в том что устройство военного назначения и имеются ограничения на применение иностранной элементной базы.Из разрешённого только CycloneII, поэтому нет возможности использовать иностранные трансиверы (типа LXT972).В связи с этим вопросы:
1)возможно ли произведя минимальные действия над сигналом, ввести его в ПЛИС и уже там произвести последующую обработку(дескремблирование,дешифрацию 4B/5B)?
2)если это возможно, то какие преобразования необходимы, используя отечественные элементы?
3)обязательно ли использование ФАПЧ для выделения синхросигнала, или существуют другие способы?
Может быть кто-нибудь уже решал подобные задачи. Заранее благодарен.

[Krys]

1)возможно ли произведя минимальные действия над сигналом, ввести его в ПЛИС и уже там произвести последующую обработку(дескремблирование,дешифрацию 4B/5B)?

Возможно! Сам сейчас занимаюсь аналогичной задачей для gigabit ethernet на stratix II. Дескремблер делается элементарно, ресурсов очень немного. Декодер 4b/5b - тоже достаточно простой. Может, даже готовая корка есть где-то. На 8b/10b я применяю готовую корку. Ресурсов тоже немного расходуется.