|
Для автономного устройства на основе PXA270 закупили LCD-модули фирмы Promate JLPA070VW01-2 (Active Color, 18-bit per pixel Mode). С первого взгляда показалось, что проблем с интерфейсом не будет - процессор имеет встроенный LCD-контроллер, поддеерживающий 18-битный режим.
Но LCD promate содержит 50-контактный интерфейсный разъем с некоторым количеством непоняток.
Не собирал ли кто из уважаемой публики устройства на подобной основе - может примерчик есть или подробное описание что куда подключать (кроме питания и данных - с ними все и так понятно). На всякий случай привожу описание сигналов этого 50-контактного разъема:
Pin no. Symbol I/O Description
1 GND P Ground for gate drive
2 VCC P Digital voltage for gate driver
3 VGL P TFT low voltage
4 VGH P TFT high voltage
5 STVL I/O Start pulse signal input/output (vertical)
6 STVR I/O Start pulse signal input/output (vertical)
7 CKV I CLK (vertical)
8 U/D I Up or Down display
9 OEV I Output enable
10 VCOM I VCOM voltage
11 DIO1 I/O Start pulse signal input/output (horizontal)
12 AVDD P Analog voltage for source driver
13 AVSS P Analog ground for source driver
14 GND P Digital ground for source driver
15 VCC(DVDD) P Digital voltage for source driver
16 EDGSL I Select raising edge or raising/falling edge
17 CLK I Sample CLK
18 SHL(R/L) I Right or Left display control
19 R0 I Red data
20 R1 I Red data
21 R2 I Red data
22 R3 I Red data
23 R4 I Red data
24 R5 I Red data
25 G0 I Green data
26 G1 I Green data
27 G2 I Green data
28 G3 I Green data
29 G4 I Green data
30 G5 I Green data
31 V1 I Reference voltage
32 V2 I Reference voltage
33 V3 I Reference voltage
34 V4 I Reference voltage
35 V5 I Reference voltage
36 V6 I Reference voltage
37 V7 I Reference voltage
38 V8 I Reference voltage
39 V9 I Reference voltage
40 V10 I Reference voltage
41 B0 I Blue data
42 B1 I Blue data
43 B2 I Blue data
44 B3 I Blue data
45 B4 I Blue data
46 B5 I Blue data
47 LD(OEH) I Latch and switch data to output
48 REV I Control data are inverted or not
49 POL I Polarity selection
50 DIO2 I/O Start pulse signal input/output (horizontal)
Для данного режима на PXA270 мы имеем:
LDD<17:0> R<5:0>,G<5:0>,B<5:0> I/O Data lines used to transmit data to the LCD display module.
L_PCLK_WR CLOCK O Pixel clock used by the LCD display module to clock the pixel data into the panel
L_LCLK_A0 HORIZONTAL SYNC. O Used by active (TFT) display module as the horizontal synchronization signal
L_FCLK_RD VERTICAL SYNC. O Used by active (TFT) display module as the vertical synchronization signal.
L_BIAS DATA ENABLE O Used as the output-enable to signal when data is latched from the data pins using the pixel clock.
Понятно, что LDD<17:0> мы подключаем к RGB, L_PCLK_WR к CLK, L_BIAS не совсем понятно - то ли к OEV, то ли к LD(OEH).
С остальными сигналами - вообще почти ничего не понятно.
На мои запросы по подробному назначению сигналов STVL, STVR, CKV, U/D, OEV, DIO1, DIO2, EDGSL,
SHL(R/L), LD(OEH), REV, POL Promate пока не ответил.
Так что - если кто знает, буду очень признателен за помощь.
|
PXA270 + LCD module
Feb 22 2007, 11:28
