Цитата(std-logic @ Mar 28 2007, 15:45)

FPGA уровня XILINX SPARTAN 3E - 400 или аналогичных возможностей от ALTERA, корпус - оптимально 208-pin. Процессор (ARM7 или ARM9) + Ethernet 100 (PHY & MAC), SDRAM (лучше DDR) - минимум два корпуса, не запараллеленых по входам т.е. подключенных к FPGA независимо.
Память - 2 чипа DDR, независимо разведенных на FPGA.
FLASH для FPGA.
SPARTAN 3E в 208-pin - это 158 пользовательских ножек
1 чип DDR 32Мх16 - это 43 задействованных пина. умножаем на 2чипа: 86 pins
1 чип флаш 16Мх16: 47 ножек (Intel NOR Flash)
на интерфейс (быстрый!) с ARM и с CCD/CMOS-сенсорами остается
25 pins
не малова-то ли??
ЗЫЖ (и еще надо учесть, как тут правильно подметили, что определенный % ножек у 3E могут работать только как входы)