Универсальная платка с FPGA, ARM и SDRAM, Может есть у кого что-то подобное. Или разводить? Опции

[std-logic]

В ближайшей перспективе (не срочно) хотелось бы поиметь такую платку - либо готовую и распаяную, либо только PCB - для целей отладки разных IP-модулей в железе .Может кто подскажет где искать: FPGA уровня XILINX SPARTAN 3E - 400 или аналогичных возможностей от ALTERA, корпус - оптимально 208-pin. Процессор (ARM7 или ARM9) + Ethernet 100 (PHY & MAC), SDRAM (лучше DDR) - минимум два корпуса, не запараллеленых по входам т.е. подключенных к FPGA независимо. Ну и вся необходимая обвязка чтоб была разведена (питания, разъемы, JTAG etc.)
Критично - быстродействие FPGA-память, наличие отлаженного быстрого TCP/IP стека под проц. и разумная цена.

Если в ближайшее время найти что либо готовое не удастся - придется разводить самому. Тогда принимаются пожелания от тех, кто хотел бы иметь что-то подобное. Пока конфигурация мне видится следующим образом:

FPGA - XILINX SPARTAN 3E PQ208 (соответственно лог. объем запаивается по необходимости)
Проц - STR912 (достаточное быстродействие и богатая периферия, хотя рассматриваются и другие варианты) + Ethernet PHY + возможно USB (если кому нужно, мне достаточно Ethernet-a)
Память - 2 чипа DDR, независимо разведенных на FPGA.
FLASH для FPGA.

Предназначение - отработка алгоритмов обработки и сжатия изображений/видео в реальном времени, в т.ч. с подключаемых к плате CCD/CMOS - сенсоров. В ARMe - TCP/IP стек, WEB сервер etc.

Если есть какие мысли, предложения - поделитесь pls.

[Doka]

FPGA уровня XILINX SPARTAN 3E - 400 или аналогичных возможностей от ALTERA, корпус - оптимально 208-pin. Процессор (ARM7 или ARM9) + Ethernet 100 (PHY & MAC), SDRAM (лучше DDR) - минимум два корпуса, не запараллеленых по входам т.е. подключенных к FPGA независимо.

Память - 2 чипа DDR, независимо разведенных на FPGA.
FLASH для FPGA.

SPARTAN 3E в 208-pin - это 158 пользовательских ножек
1 чип DDR 32Мх16 - это 43 задействованных пина. умножаем на 2чипа: 86 pins
1 чип флаш 16Мх16: 47 ножек (Intel NOR Flash)
на интерфейс (быстрый!) с ARM и с CCD/CMOS-сенсорами остается 25 pins
не малова-то ли??

ЗЫЖ (и еще надо учесть, как тут правильно подметили, что определенный % ножек у 3E могут работать только как входы)

[std-logic]

SPARTAN 3E в 208-pin - это 158 пользовательских ножек
1 чип DDR 32Мх16 - это 43 задействованных пина. умножаем на 2чипа: 86 pins
1 чип флаш 16Мх16: 47 ножек (Intel NOR Flash)
на интерфейс (быстрый!) с ARM и с CCD/CMOS-сенсорами остается 25 pins
не малова-то ли??

ЗЫЖ (и еще надо учесть, как тут правильно подметили, что определенный % ножек у 3E могут работать только как входы)

Флэш-память будет подключаться в основном для конфигурирования ПЛИС, причем наверное по последовательному протоколу, посколльку скорость загрузки не так важна. Причем, если не ошибаюсь, через эти же пины можно будет уже при работе общаться с флэшом. То есть вместо 47 ножек будет использовано всего несколько. Как еще один вариант - флэш вообще не ставить, грузить конфигурацию процом с компа. Однако при таком раскладе исключена автономная работа. Думаю, все же нужно конфигурационную флэш развести, но и предусмотреть загрузку процом. Саму флэш можно при этом и не запаивать.

То astro: весьма интересно, а можно схему (или блок-схемку хотя бы с тем, что там будет установлено)