Cyclone и тактирование внешних устройств, Как лучше "вытащить" наружу? Опции

[Andr2I]

Стандартная задача - тактировать внешнее устройство (ЦАП, например).
Выводим наружу данные, выводим тактовую частоту. Если делать совсем хорошо, то надо прицепить тактовый вход ЦАП к специальному выходу от PLL, но обычно это очень неудобно реализовать на плате. Поэтому задача усложняется - выход самый обычный. Квартус ругается - джиттер, однако... Все вроде понятно. Но выходы можно здорово настраивать. Для выходных данных можно использовать Fast OutPut Rtgister. А для клокового выхода может тоже есть чего? Может кто эту задачу уже решал?

[sazh]

Но что делать если у каждой PLL только 2 нормальных выхода на пины? Вот и приходится использовать обычные пины для тактирования.
////////////////////////////
Обычно гораздо больше. Даже если не хватает, можно размножить клок, использовать clock buffer с нулевой задержкой типа idt2305, idt2309.
существует idt 5v991 SKEW PLL CLOCK DRIVER TURBOCLOCK™
А если джиттер волнует, есть lvpecl генераторы (например ics843011) и клоковый буфер к нему (например ics85304), размноженный клок от которого можно подать и на клоковый вход FPGA, сделав его пекловским.