Cyclone и тактирование внешних устройств, Как лучше "вытащить" наружу? Опции

[Andr2I]

Стандартная задача - тактировать внешнее устройство (ЦАП, например).
Выводим наружу данные, выводим тактовую частоту. Если делать совсем хорошо, то надо прицепить тактовый вход ЦАП к специальному выходу от PLL, но обычно это очень неудобно реализовать на плате. Поэтому задача усложняется - выход самый обычный. Квартус ругается - джиттер, однако... Все вроде понятно. Но выходы можно здорово настраивать. Для выходных данных можно использовать Fast OutPut Rtgister. А для клокового выхода может тоже есть чего? Может кто эту задачу уже решал?

[Andr2I]

Postoroniy_V

а лучше он тем о чём я вам уже написал
и чтобы результат не зависел "от синтеза до синтеза"

Может не правильно понял, но плюсы состоят в том, что "Квартус не матерится" и результат не меняется в процессе синтеза?
Про фазировку согласен - иногда нужна.
А в чем все таки разница между Fast OutPut Rеgister и Fast Enable OutPut Rеgister ? Неужели в возможности запрета переключения триггера?

ЭЭЭ....Простите не понял а как триггером вы можете уменьшить джиттер? джиттер есть во входном сигнале и pll 1)этот джиттер не давит 2) вносит свой.

Разговор шел про относительную величину джиттера, т.е. отношение времени дрожания к периоду частоты. Абсолютная величина не уменьшится, но может даже увеличиться. Если питание D-триггера дергается (за счет работы соседей), то и порог срабатывания будет дергаться - дополнительный джиттер. Т.е. иногда D-триггер может ухудшить ситуация с джиттером (также как и lcell).


sazh

Но что делать если у каждой PLL только 2 нормальных выхода на пины? Вот и приходится использовать обычные пины для тактирования.
////////////////////////////
Обычно гораздо больше. Даже если не хватает, можно размножить клок, использовать clock buffer с нулевой задержкой типа idt2305, idt2309.

Работаю с EP2C5 - у него, как я понял, 2 PLL и у каждой по 2 выхода наружу PLL1_OUTp и PLL1_OUTn (или по 1 дифференциальному).
Внешние примочки пока ставить не хочу - и так все нормально. Было желание немного улучшить ситуацию за счет многочисленных настроек Квартуса.

Евгений Николаев

Пример: Надо плавно перейти из лог. "1" к лог. "0".
Выводим "0" - выход резко дёргается вниз,
переводим вывод в третье состояние - выход плавно идёт к нулю,
снова выводим "0" - выход окончательно притягивается к земле.
Комбинирую длительность и очерёдность таких состояний можно добиваться красивых фронтов.

Спасибо за советы! Буду пробовать.
На счет "формирования красивых фронтов" - как я понял, это что-то вроде ШИМ модуляции - меняя время можно изменять откачиваемый заряд?

[Postoroniy_V]

Postoroniy_V
Может не правильно понял, но плюсы состоят в том, что "Квартус не матерится" и результат не меняется в процессе синтеза?
Про фазировку согласен - иногда нужна.
А в чем все таки разница между Fast OutPut Rеgister и Fast Enable OutPut Rеgister ? Неужели в возможности запрета переключения триггера?
Разговор шел про относительную величину джиттера, т.е. отношение времени дрожания к периоду частоты. Абсолютная величина не уменьшится, но может даже увеличиться. Если питание D-триггера дергается (за счет работы соседей), то и порог срабатывания будет дергаться - дополнительный джиттер. Т.е. иногда D-триггер может ухудшить ситуация с джиттером (также как и lcell).

1)Поняли верно
2)Fast OutPut Rеgister - это сам триггер Fast Enable OutPut Rеgister - это enable для этого триггера
Fast Enable OutPut Rеgister - это то что управляет третьим состоянием
смотрите в cyclone2_handbook рисунок
Figure 2–32. Cyclone IOE in Bidirectional I/O Configuration