Цитата(moonrock @ Mar 25 2005, 09:47)
Я интересовался как правильно делать схему выделения фронта от какого-либо входа, если у схемы только один глобальный клок.
Элементарно, дорогой Ватсон

reg xxx;
wire front, spad;
always @ (posedge globalclock) begin
xxx <= my_input;
end
front = my_input & ~xxx;
spad = ~my_input & xxx;