реклама на сайте
подробности

 
 
> SI
Politeh
сообщение Apr 16 2007, 14:37
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 467
Регистрация: 7-06-06
Пользователь №: 17 829



Прдолжаю делать EMIF + 2 SDRAM + FLASH + FPGA(100 МГц).

Вопрос.
Если в случае Slow-Weak при моделировании в HL сигнал получается плохой, а в других случаях соответствующий нормам, то велика ли вероятность некорректной работы?

Спасибо.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Uree
сообщение Apr 17 2007, 17:05
Сообщение #2


Знающий
******

Группа: Свой
Сообщений: 5 223
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



А почему именно сигнальных 4? На небольших БЖА 4 ВООБЩЕ слоев хватитsmile.gif На двух сигнальных выводится 4 ряда контактов, еще два силовых - и вот они 4 слоя платы. ВСЕГО 4 слоя.
Go to the top of the page
 
+Quote Post
Жека
сообщение Apr 17 2007, 17:43
Сообщение #3


Знающий
****

Группа: Участник
Сообщений: 672
Регистрация: 6-01-06
Из: Петербург
Пользователь №: 12 870



Цитата(Uree @ Apr 17 2007, 18:05) *
А почему именно сигнальных 4? На небольших БЖА 4 ВООБЩЕ слоев хватитsmile.gif На двух сигнальных выводится 4 ряда контактов, еще два силовых - и вот они 4 слоя платы. ВСЕГО 4 слоя.

4 ряда контактов это конечно круто. Однако в данном случае, БГА-320 это примерно 18 х 18 пинов. Стало быть, 9 рядов.
2 сигнальных не хватит huh.gif
Точнее, так - 2 сигнальных может хватить при слабой загруженности БГАшек (не более 4 рядов вглубь)

Сообщение отредактировал Жека - Apr 17 2007, 17:51


--------------------
Льва Абалкина больше нет. Забудь о нем. На нас идет автомат Странников!
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th August 2025 - 18:44
Рейтинг@Mail.ru


Страница сгенерированна за 0.01301 секунд с 7
ELECTRONIX ©2004-2016