параллельная LVDS шина на Xilinx, какая скорость реально достижима? Опции

[yes]

задача выглядет так -
есть параллельная LVDS шина (10 - 11 пар), предположительно (обещают мне), что разводка по плате очень правильная и на входах ПЛИС (Virtex II Pro или Virtex-4(???) ) времянка выровнена очень точно (может быть даже перекошена умышленно, если это поможет компенсировать внутренний перекос в ПЛИС)
расстояние - между чипами (меньше 3") ну и можно не FR4, а какой-то более высокочастотный - FR48|роджерс

какую скорость можно получить??? кто-нибудь на практике получал, какую???
такт - стоит внешняя PLL и вобщем интересно от 500Мбит (на пару)

какие докУменты рекомендуется почитать (если это осуществимо)

если нет - может какие-то демультиплексоры посоветуете - у Атмела есть - но жрут по 5Ватт ....

[DLR]

Сами представители Xilinx не советуют использовать скорости 500 Mb и более на пару LVDS, могут уже неработать нормально не только буфферы, но и внутренние блоки!
На практике достигал 320 Mb, работает, но плата 4 класса сложности (с заходом на 5) и проводка сигнальных слоев моя личная, с расчетами волновых сопротивлений, длинны, поворотов...