PCI Target 32/33 не везде работает, Помогите заставить работать Опции

[Boris_TS]

Доброго времени суток. Уважаемые коллеги, помогите мне разобраться со слеующей ситуацией:

Делаю свое первое PCI устройство. Опробовал его на 4 машинах (больше под рукой не оказалось), на первых 3 работает успешно, а на червертой виснет BIOS. Выглядит это так, проходит инициализация устройств необходимых для загрузки (появляется заставка BIOS на мониторе, слышится один короткий пик и все насмерть виснет, светодиоды на клавиатуре уже не мигают, а должны были). Линии #PERR, #SERR, #STOP в видимом сегменте PCI шины в активное состояние никем не переводятся.

Устройство: PCI Тaгget 32/33 5V, работает в диапазоных CFG и I/O, питается от +3,3V. Основано на Xilinx XCR3256XL-10PQ208C. Если верить PostFit Simulation, то временные требования PCI Spec 3.0 выполняются. Использую Xilinx ISE 8.1 SP3 IP1. Потроха ПЛИС пишу сам, вдохновляясь PCI Spec 3.0.

Chipset'ы плат такие:
1. EPOX: nForce2T.
2. ASUS: (A8N-E / A8N-SLI SE) nForce4 Ultra.
3. Advantech: PICMG PCA6003 (VIA Appolo 133) + Cross (мост Intel).
4. ASUS (A7V600): VIA KT600 (виснет с этим chipset'ом).

Для аппаратной отладки имеются только 2 осциллографа: TDS2012 и TPS2012 (по 2 канала, полоса 100 Мгц).

[BSV]

На него вообще не нужно отвечать, транзакции этого типа адресованы непосредственно системному контроллеру прерываний.

Interrupt requests (that use INTx#) do not appear as transactions on the PCI bus (they are sideband signals) and, therefore, have no ordering relationship to any bus transactions. Furthermore, the system is not required to use the Interrupt Acknowledge bus transaction to service interrupts. So interrupts are not synchronizing events and device drivers cannot depend on them to flush posting buffers. However, when MSI are used, they have the same ordering rules as a memory write transaction (refer to Section 6.8 for more information).

An Interrupt Acknowledge transaction has no addressing mechanism and is implicitly targeted to the interrupt controller in the system.)

Сообщать устройству о действиях обработчика - функция драйвера устройства.

[Boris_TS]

Еще раз спасибо BSV за точный ответ.

Для тех, кто еще не успел поработать с PCI, но собирается. Я попробовал и уменьшил BAR0 (IO) до (15:0) с возвращением '0' в старших разърядах - пока не нашлось материнской платы на которой это не работает. Для тех кто будет вынужден закропить 16 триггеров и поуменьшить выходной мультиплексор в CPLD это может оказаться полезным. При проектировании PCI контроллера на PFGA считаю нецелесообразным и даже вредным заниматься подобным закропительством.