реклама на сайте
подробности

 
 
> Насложная задачка, простая интегральнся схемотехника
Саша Z
сообщение Apr 30 2007, 09:51
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 921
Регистрация: 6-04-07
Из: Israel
Пользователь №: 26 822



Этот один из вопросов всплывающий периодически на интервью работодателя с потенциальным работником в сфере аналоговой интегральной схемотехники. Вопрос не сложный по идее, но требует понимания процессов.
Вопрос в присоединенном файле.
Дана схемка, А, Б - логические входа, S, D обозначают source, drain соответственно, C - вспомогательная точка.
Нужно заполнить табличку (в том-же файле, под рисунком). Инвертор - CMOS.

Буду благодарен за мнения насчет решения, как мне кажется решение не сложное, но не уверен нет ли там подковырки.
Просьба ваши мнения насчет решения обосновывать (т.е. описывать процессы, можно вкратце).


Спасибо, Саша
Прикрепленные файлы
Прикрепленный файл  Interview_analog1.doc ( 47 килобайт ) Кол-во скачиваний: 142
 
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
deemon
сообщение Apr 30 2007, 16:53
Сообщение #2


Знающий
****

Группа: Новичок
Сообщений: 642
Регистрация: 30-01-07
Пользователь №: 24 888



А что тут хитрого ? Когда на затворе лог. единица - полевик пропускает сигнал со входа на инвертор . А когда 0 - закрывается , и вот тут получается "память" - сохраняется предыдущее состояние . Но в условиях не даны значения входной ёмкости логического элемента , равно как и сопротивления утечки , так что мы не можем посчитать , какое время эта схема будет хранить заряд . НО некоторое время точно будет smile.gif
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2025 - 08:21
Рейтинг@Mail.ru


Страница сгенерированна за 0.01362 секунд с 7
ELECTRONIX ©2004-2016