Некоторые операции в AD6.7, Keeping components Up-To-Day Опции

[ivainc1789]

Прошу помочь в следующем вопросе. В библиотеку PcbLib добавлено несколько футпринтов, а в SchLib соответственно дополнены ссылки на эти футпринты для некоторых символов. Как теперь обновить схему, но так, чтобы текущий футпринт символа в схеме сохранился. Вроде бы простая операция, аналогичная ForceUpdate в P-CAD2006sp2. Я решил воспользоваться командой Update from libraries, окна настроек и результата прикрепляю. Однако список футпринтов у символов в схеме не обновляется. Что делаю не так? Все ведь описано в хелпе...

[Vokchap]

Ну вот, с радиаторами вроде разобрался - оформлены как HIDE пины, подключенные в схеме к необходимым цепям. Расположил их как параметр компонента, который крепится к радиатору.

А по схеме и не поймешь, что топсвич на радиаторе, который к чему-то подключён. Явное отображение мне тем и нравится, что сразу даёт исчерпавающую информацию, что на чём... Кому как нравится...

Project>ProjectOption>ECO generation>Remove Net Classes = Ignore Differenses. Это правильно?

Нормально.

И еще хотел спросить по поводу интерактивного трассировщика AD. Почитал хелп - ужас! Разрабы видимо решили дать больший контроль пользователю за процессом трассировки, а получилось, что автоматизации по сути - никакой: сплошь и рядом успевай только хоткеи нажимать. Особенно добивает неумение программы автоматом выбрать разумную ширину трека. В Пикаде при старте трассировки с пада ширина проводника автоматом выбирается по ширине площадки, а при входе в пад - ширина трека пытается подстроиться под ширину принимающего пада - все это автоматом. Очень удобно. В AD же фактически нужную ширину выбирать приходиться вручную. Плюс еще переключаться между режимами трассировки и т. п. А если нужно переместить via с уже подключенным проводником - они перемещаются под любым углом (как захочет пользователь), в Пикаде - под 45 град. = меньше постредактирования. Вообщем, или я привык к Пикаду, или интеракт трассировка в AD однозначно менее интеллектуальна... Что скажете?

Интересно, сколько у Вас (и у других) по времени занимает процесс "разводки" платы (как этот источник питания, нет высокоскоростных трасс, cpld, fpga, и т.д.)? У меня в среднем тратится примерно 15% времени это работа с принципиальной схемой, 70% предварительная компоновка, 5% собственно прокладка линий и оставшиеся 10% времени это оптимизация компоновки и прокладки. ИМХО оптимальное расположение элементов решает все, время на это и надо тратить. Причем, при возрастании плотности размещения и количества элементов, доля самой "трассировки" стремительно уменьшается. Считаю, что для данных задач пользоваться автотрассировщиками смысла нет. Это чисто личный подход, никому не навязываю следовать.