Что за параметр wire_load.., на что он влияет?? Опции

[-=Vitaly=-]

Здравствуйте!!

Подскажите новичку пожалуйста что это за параметр такой wire_load в асиксах и на что он влияет??

Спасибо!

Да и если можно порекомендуйте хорошую книжку по проектированию цифровых асиксов.

Сообщение отредактировал -=Vitaly=- - May 3 2007, 09:56

[SM]

8 битный делитель 8 наносекунд вполне посредственный результат на 0.35. Да, я юзаю дизайн компилер, 2006.06, праймтайм той же версии имеется, но мне хватает STA, встроенного в DC. Праймтаймом поглядю только в заключительной стадии, перед signoff. Ну а линукс это естественно. Под виндой можно разве что нечто вроде K155ЛА3 разработать

[-=Vitaly=-]

8 битный делитель 8 наносекунд вполне посредственный результат на 0.35. Да, я юзаю дизайн компилер, 2006.06, праймтайм той же версии имеется, но мне хватает STA, встроенного в DC. Праймтаймом поглядю только в заключительной стадии, перед signoff. Ну а линукс это естественно. Под виндой можно разве что нечто вроде K155ЛА3 разработать

Огромное спасибо!!