вопрос о master clock, AT91SAM7X Опции

[Sergei_K]

Доброго всем времени суток!
Возникло недопонимание, связанное с master clock...

Как я понял из даташита, если подключаем к master clock PLL clock, то можем получить частоту master clock до 200MHz, в чем собственно говоря и убедился, просиммулировав в Keil (правда там максимальная частота 220MHz)...

Однако в даташите о максимальной частоте говорится "The Master Clock (MCK) is programmable from a few hundred Hz to the maximum operating frequency of the device", а в разделе 38.8.1 в табличке приводится максимальная частота master clock 55MHz...

Собственно говоря вопрос в следующем: почему такое противоречие и на какой максимальной частоте все-таки может работать master clock?

P.S. Тот же вопрос, скажем, об АЦП: в 38.7 написана максимальная частота 5MHz, в то время как в Keil при симмуляции выдает максимальную 10MHz

[ka871]

У меня вопрос близко к теме.

На какой максимальной частоте может работать SPI у AT91SAM7S и у LPC2148?

Правильно ли я понял, что у атмеловского SAM7S это - 55MHz,
а у филипса - половина максимальной тактовой, т.е. 30MHz (в даташите на LPC214x указан диапазон значений делителя для SPI1(SSP): 2..254, причем для мастер-режима значение делителя минимум - 2, а для слэйв - минимум -12. А для SPI0 - ситуация еще хуже - в мастер-режиме делитель минимум 8. )
Так ли это?

[Calculator]

У меня вопрос близко к теме.

На какой максимальной частоте может работать SPI у AT91SAM7S и у LPC2148?

Правильно ли я понял, что у атмеловского SAM7S это - 55MHz,
а у филипса - половина максимальной тактовой, т.е. 30MHz (в даташите на LPC214x указан диапазон значений делителя для SPI1(SSP): 2..254, причем для мастер-режима значение делителя минимум - 2, а для слэйв - минимум -12. А для SPI0 - ситуация еще хуже - в мастер-режиме делитель минимум 8. )
Так ли это?

У AT91SAM7S тоже половина тактовой, по еррате нельзя использовать коэффициент 1

[ka871]

У AT91SAM7S тоже половина тактовой, по еррате нельзя использовать коэффициент 1

Это где именно? Что-то я не нашел ничего подобного.

В этой самой "еррате" пишется, что нельзя при делителе , равном единице, т.е. частота SPI равна частоте тактовой, использовать передачу с нечетным числом битов. И там же пишется, что при четном числе битов все в порядке.
(стр.544 AT91SAM7S Series Preliminary:

39.4.7.5 SPI: Baudrate Set to 1

When Baudrate is set at 1 (i.e. when serial clock frequency equals the system clock frequency)
and when the BITS field of the SPI_CSR register (number of bits to be transmitted) equals an
ODD value (in this case 9,11,13 or 15), an additional pulse will be generated on output SPCK.
Everything is OK if the BITS field equals 8,10,12,14 or 16 and Baudrate = 1.

).