реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
> Xilinx FPGA not start
BSV
сообщение Apr 11 2005, 21:03
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 541
Регистрация: 11-04-05
Из: Москва
Пользователь №: 4 045
Столкнулся с проблемой - в цепочке несколько микросхем (Спартан 2е) первая - Master Serial, остальные - Slave Serial, ПЗУ - 18v0X. Все камни загружаются вроде правильно (ридбэк не пробовал, но DONE взводится). Суть - одна или несколько микросхем в случайных комбинациях (если подряд несколько раз перегружать конфигурацию) не переходят в режим работы - контакты остаются в высокоимпедансном состоянии. Но иногда все стартует (и дальше работает) правильно. Я уже видел подобную штуку - но там не стартовала (никогда) только одна микросхема - первая (хотя управляла загрузкой остальных правильно). Вопрос решился заменой микросхемы.

Может, посоветуете что полезное. sad.gif


--------------------
Дурак, занимающий высокий пост, подобен человеку на вершине горы - все ему кажется маленьким, а всем остальным кажется маленьким он сам. /Законы Мерфи/
Go to the top of the page
 
+Quote Post
 
 Start new topic
Ответов
3.14
сообщение Apr 12 2005, 06:53
Сообщение #2


Их либе дих ...
******

Группа: СуперМодераторы
Сообщений: 2 010
Регистрация: 6-09-04
Из: Russia, Izhevsk
Пользователь №: 609
Очень странно, JTAG пины в воздухе не болтаются?


--------------------
Усы, борода и кеды - вот мои документы :)
Go to the top of the page
 
+Quote Post
BSV
сообщение Apr 12 2005, 19:18
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 541
Регистрация: 11-04-05
Из: Москва
Пользователь №: 4 045
Цитата(3.14 @ Apr 12 2005, 09:53)
Очень странно, JTAG пины в воздухе не болтаются?
*


Не исключено, завтра уточню. А как это может повлиять на загрузку?

Собственно, JTAG - цепочка выглядит точно так же, как и цепочка загрузки, только в ее начале ПЗУхи висят. Сегодня сделал verify FPGA - совпадает только одна микросхема - последняя (при загрузке из ПЗУ), DONE взводится. Если грузить конфигурацию через JTAG, то все программируется и проверяется правильно. Опции разрешения ридбэка и программирования при генерации битстримов включены.


--------------------
Дурак, занимающий высокий пост, подобен человеку на вершине горы - все ему кажется маленьким, а всем остальным кажется маленьким он сам. /Законы Мерфи/
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- BSV   Xilinx FPGA not start   Apr 11 2005, 21:03
|- - 3.14   Цитата(BSV @ Apr 12 2005, 22:18)Не исключено,...   Apr 13 2005, 16:49
- - papasha   <Не исключено, завтра уточню. А как это может п...   Apr 13 2005, 07:23
- - BSV   Спасибо всем! Проблема вроде решилась - измени...   Apr 13 2005, 19:12
- - 3.14   Цитата(BSV @ Apr 13 2005, 22:12)Проблема врод...   Apr 14 2005, 13:41
- - fake   Цитата(BSV @ Apr 13 2005, 23:12)Спасибо всем...   Apr 20 2005, 14:12
- - BSV   Цитата(fake @ Apr 20 2005, 17:12)Для serial б...   Apr 20 2005, 19:45
- - 3.14   Цитата(fake @ Apr 20 2005, 17:12)Для serial б...   Apr 21 2005, 09:07

 

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 21st July 2025 - 22:11
Рейтинг@Mail.ru


Страница сгенерированна за 0.0138 секунд с 7
ELECTRONIX ©2004-2016