Если кому лень смотреть, то объясню что там меня смущает.
У него инструкция сохранения в память может иметь такой вид [rA+rB] <- rD. (все 3 регистра используются на чтение). Но так как есть ковеер, то в этот момент регистр rD может использоваться одной из стадий этого конвеера на запись (во всех остальных инструкциях это именно так).
Как решают данную проблему? Может есть что почитать про то как вообще делают регистровые файлы в FPGA?
|