Сначало добовляете в проект новый исходник(команда new source), выбираете Coregen IP, генерируете "корку", потом в окне дерева процессов выбираете Create Schematic symbol (см. рис), после в схемотехническом редакторе становится доступным новый символ если вы генерировали VHDL описание, если схематический символ то он сразу доступен в схемотехническом редакторе. Далее дорабатываете свою схему нужной логикой и по узлам дерева процессов (Synthesize, Translate, Map и тд)
Это так, в двух словах, а если серьёзно читайте документацию
PS Всё это действительно для ISE 5.1, но думаю в других версиях похоже будет (особенно процессы синтеза, размещения и тд)
Эскизы прикрепленных изображений