Странное повидение aduc842 Опции

[iskrovec]

Всем доброго дня!
Решил поменять на плате 812-й на 842-й, залил программу - а оно не йдеть! Долго копался, оказалось, что при дергании ногой Р3.3 (используется как цифровой выход) контролер наглухо затыкался.
Внешние прерывания запрещены, но такое впечатление, что он входит в интеррапт и уже не выходит. Пробовал на него подавать внешний сигнал - то же самое, виснет.
Что это может быть?

[iskrovec]

И почему по WATCHDOGу не выходит из этого состояния?
Может у кого какие мысли есть?

[SALOME]

И почему по WATCHDOGу не выходит из этого состояния?
Может у кого какие мысли есть?

Мысли такие:
- Полное ли совпадение по ногам 812 и 842.
- для того, чтобы он работал режим WATCHDOG его надо включить в регистре WDCON.
- попробовать подергать другой ногой.
- посмотреть осцилографом идет ли генерация на кварце.
- правильно ли организован RESET и т.д.

[iskrovec]

Мысли такие:
- Полное ли совпадение по ногам 812 и 842.
- для того, чтобы он работал режим WATCHDOG его надо включить в регистре WDCON.
- попробовать подергать другой ногой.
- посмотреть осцилографом идет ли генерация на кварце.
- правильно ли организован RESET и т.д.

812 и 842 по ногам совпадают полностью, только кварц 32кГц.
WATCHDOG специально запускал на 2с, чтоб постоянно сбрасывал. Сброс проходит нормально, пока не не начну дергать Р3.3. После этого - полная тишина. Даже если программно не трогать Р3.3, а на вывод 19 подать "0" - то же самое.
Соседние ноги дергаются нормально.
Генерация на кварце само-собой есть.

[Omen_13]

Может не совсем в точно но в ошибках была фраза о длительности 0 на р3.2 и р3.3 может дело в этом?

10. Level Triggered Interrupt Operation er010
Background:
The ADuC841/ADuC842/ADuC843 incorporate two external interrupt sources (INT0 and INT1) that can be configured to respond to either an edge event or a level event.
Issue:
If an interrupt occurs on the INT0 or INT1 pins and is then removed within one core instruction cycle, the interrupt vector address that is generated may be incorrect resulting in a vector to 0x0000. This effectively restarts code execution.
Workaround:
To ensure that this does not occur the level triggered interrupt source must be kept low for a minimum of 9 core clock cycles.
Related Issues:
None.