FPGA -> 10/100 MAC+PHY 1-port. Подскажите с "последовательным" интерфейсом, Нехватка пинов в FPGA. Требуется интерфейс с минимум пинов Опции

[Kopart]

Пока лишь нашел 7-wire SNI.
Существуют решения с меньшим количеством пинов? (при этом не ущербные в документации)
Спасибо.

[iosifk]

Пока лишь нашел 7-wire SNI.
Существуют решения с меньшим количеством пинов? (при этом не ущербные в документации)
Спасибо.

Действительно нужно 100 Мбит, или только подключиться к линии? И куда, если не секрет хотите привинтить PHY, так чтобы там не было пинов для последовательного MII?

[Kopart]

Действительно нужно 100 Мбит, или только подключиться к линии? И куда, если не секрет хотите привинтить PHY, так чтобы там не было пинов для последовательного MII?

Как раз требутся реализация интерфейса 10/100, при этом 100Мбит не требуются.
25Mbps W5100 вполне достаточно.

Может подскажите еще подобные микросхемы для сравнения. Требуется поддержка qspi или link порта, совместимого с ADSP21160