Цитата(Волощенко @ Jun 27 2007, 13:25)

1. Если один и тот же внутренний сигнал используется во многих логических узлах, т.е. имеет большую (многочисленную и разветвленную) нагрузку, то стоит ли самому заботиться о том, чтобы этот сигнал разгрузить, делая, например, каскады буферных повторителей (или вводя вспомогательные сигналы), или система проектирования сама выполняет это за нас?
Так ведь внутри ПЛИС сигнал с выхода одной логической ячейки проходит до входов других ячеек через разного рода коммутаторы (мультиплексоры), которые стоят там везде на линиях соединений (Interconnect'ах), и эти коммутационные элементы заодно являются и буферными. Т.ч. о коэффициентах разветвления на выходе логики заботиться не нужно.
«Отыщи всему начало, и ты многое поймёшь» К. Прутков