проблемы при синтезе Опции

[KPiter]

Не могу никак понять почему в тестбенч поведение модели правильное. а зашиваешь на FPGA дизайн ведет себя не правильно. Например, с помощью шаманства, дизайн работает правильно, а при уменьшении (!) разрадности счетчика опять все слетает т.е. работает не правильно %\

[SpellDrive]

Вот и у меня та же проблема в ISE9.1 в предыдушей теме...