Вобщем пока ответов не последовало, опишу куда я продвинулся.
Схема сейчас работает следующим образом:
Одна PLL задействована для формирования сигналов развертки для экрана,
вторая PLL дает "быстрый" и "медленный" клоки для altlvds_tx.
Данный по 3 каналам выходят из altlvds_tx, клок для них беру со второй PLL (медленный).
Временные диаграммы в симуляторе Quartusa вполне совпадают с теми, которые "хочет получать"
вышеупомянутая микросхема, но .... Получить картинку удается далеко не всегда.
Пока загружаю проект по JTAG, и желаемая картинка появляется один раз за 4-5 загрузок...
Честно сказать не знаю что и делать, и где искать ошибку.
PS Экран соединен с платой шлейфом шагом 1.27 длиной примерно 15 см. На выходе Cyclona стоят необходимые резистроры.