В чем отличие памяти DDR от DDR2?, Обсуждаем DDR и DDR2 память Опции

[v_mirgorodsky]

Чем отличаются памяти DDR стандарта и памяти стагдарта DDR2 кроме стандарта выходного напряжения и рабочей частоты?

Если в DDR команды идут на частоте в 100MHz, то данные тактируются теми же 100MHz, но захватываются по обоим фронтам. Судя по названию DDR2 - было предположение о удвоении частоты данных до 200MHz и захвата их по обоим фронтам. Однако после изучения даташита от Micron на MT47H32M16 получилось, что картина с командами и данными абсолютно аналогична DDR Таким образом, применение микросхем DDR2 не принесет никакого увеличения пропускной способности подсистемы памяти за исключением работы самого интерфейса на более высокой частоте?

Вопрос возникает потому, что нечто более сложное, нежели сдвиговый регистр запустить в дешевых FPGA типа Cyclone II или Spartan 3 на частотах выше 166MHz уже весьма проблематично. Таким образом, сильно постаравшись, можно получить в FPGA "жалкие" 333MHz Похоже, что для более "взрослых" по памяти приложений надо делать либо широкую шину, либо ставить более дорогой чип?

[v_mirgorodsky]

странно, а что же тогда латекс заявляет что они сделали самый быстрый вендорный DDR2 контроллер для своих фпга семейств

Только что, между делом, посмотрел на реализацию их контроллера - активировали строку, записали/прочитали, закрыли строку. Так чему же здесь работать медленно? Они не перекрывают транзакции и не делают попыток прятать активации с пречарджами внутрь записей и чтений. А еще они работают внутрях на удвоеном клоке по захвату данных. А еще, меленьким шрифтом внизу тонко подмечают, что "For LatticeXP2, Clock Frequency for DDR1/2 SDRAM is 200 MHz, Pin Throughput of 400 Mbps".

[des00]

Только что, между делом, посмотрел на реализацию их контроллера - активировали строку, записали/прочитали, закрыли строку. Так чему же здесь работать медленно? Они не перекрывают транзакции и не делают попыток прятать активации с пречарджами внутрь записей и чтений. А еще они работают внутрях на удвоеном клоке по захвату данных. А еще, меленьким шрифтом внизу тонко подмечают, что "For LatticeXP2, Clock Frequency for DDR1/2 SDRAM is 200 MHz, Pin Throughput of 400 Mbps".

очень странно, может быть у нас разные доки ?
это в даташите :

The intelligent bank management logic tracks the open/close status of every bank and stores the row address of every open bank. This information is used to reduce the number of Precharge and Activate commands issued to the memory. The controller also utilizes two pipelines to improve throughput. One command in a queue will be decoded while another is presented at the memory interface.

это по прямому линку:

http://www.latticesemi.com/products/intell...ollerpipeli.cfm

Features
High-Performance DDR2 533/400/333/266/200/133 operation
Intelligent Bank Management to Minimize ACTIVE Commands
Command Pipeline to Maximize Throughput