Свапинг элемента..., как это сделать? Опции

[Neznayka]

Доброе время суток,уважаемые форумщики!
Помогите пожалуйста решить проблему с переподключением выводов элемента на плате. Как это правильно сделать?

[Uree]

Не пользоваться загрузкой нетлиста, а вносить изменения через .ЕСО - в этом случае с полигонами ничего страшного происходить не будет.
Вообще загрузка нетлиста должна быть единократной операцией. Все остальное реализуется через ЕСО. Даже в случае если его запись была отключена есть выход - утилита NetSync. Синхронизирует даже абсолютно разные проекты.

[atlantic]

Не пользоваться загрузкой нетлиста, а вносить изменения через .ЕСО - в этом случае с полигонами ничего страшного происходить не будет.
Вообще загрузка нетлиста должна быть единократной операцией. Все остальное реализуется через ЕСО. Даже в случае если его запись была отключена есть выход - утилита NetSync. Синхронизирует даже абсолютно разные проекты.

Позвольте с вами не согласиться. Прежде всего схема является первичной а плата вторичной, в цепи проектирования. Поэтому удобнее(для понимания работы эл.принципиальной схемы) делать исправления в схеме и перегружать нетлист в плату(Forward Annotation), никакой ECO за вас не расставит все елементы(порты, вентили итд) схемы, так чтоб на это можно было смотреть и понимать ее работу, а не получить схему в виде "кроссворда":
Бывают "схемы" даже довольно известных фирм, которые сделаны в таком стиле(расставлены элементы и к их выводам, цепи подведены через порты, и больше на схеме ни шин ни цепей(wire) не присутствует и все это на нескольких листах, очень удобно для обратной правки через ECO( back annotation). Если вообще можно назвать это схемой , скорее это список эл. связей в графическом виде.
Поэтому стоит определиться, что вы будете называть схемой, и выбрать для себя вариант ее правки.

p.s. ваша проблема с отключением полигонов от цепей в pcad2006, уже решена
т.е там запоминаются цепи принадлежащие полигонам при загрузке списка связей(есть несколько параметров в меню, которые управляют этим процессом)

[Uree]

Позвольте с вами не согласиться. Прежде всего схема является первичной а плата вторичной, в цепи проектирования. Поэтому удобнее(для понимания работы эл.принципиальной схемы) делать исправления в схеме и перегружать нетлист в плату(Forward Annotation), никакой ECO за вас не расставит все елементы(порты, вентили итд) схемы, так чтоб на это можно было смотреть и понимать ее работу, а не получить схему в виде "кроссворда":

Позволяю Но опять добавлю - ЛЮБЫЕ изменения/исправления в схеме МОГУТ БЫТЬ ПЕРЕНЕСЕНЫ в РСВ через ЕСО. Я не говорил, что первично, а что вторично. Я подчеркнул лишь то обстоятельство, что в ПКАДах 200х механизм ЕСО - он ДВУСТОРОННИЙ. Он не делится на прямой или обратный. Это просто механизм ПЕРЕДАЧИ ИЗМЕНЕНИЙ, без разницы в каком направлении. Если у Вас не получается им пользоваться в таком качестве, то это не проблема механизма. Он работает ВПОЛНЕ корректно. Вносите изменения в схему и передавайте их через ЕСО в РСВ, какие проблемы?

Бывают "схемы" даже довольно известных фирм, которые сделаны в таком стиле(расставлены элементы и к их выводам, цепи подведены через порты, и больше на схеме ни шин ни цепей(wire) не присутствует и все это на нескольких листах, очень удобно для обратной правки через ECO( back annotation). Если вообще можно назвать это схемой , скорее это список эл. связей в графическом виде.
Поэтому стоит определиться, что вы будете называть схемой, и выбрать для себя вариант ее правки.

Бывают. И не только у известных фирм В данный момент у меня в работе проект с ФПЖА на 1020 пинов. Как Вы думаете он нарисован на схеме? Да, 8 гейтов, на разных листах. А КАК Вы себе представляете работать с ним по другому? А с учетом того, что это программируемая логика, приходится делать свап, причем очень глобально, и даже между банками свапить. Ну и как в этой ситуации обойтись без описанного Вами способа рисования схемы? Всему свое место...

[atlantic]

Позволяю Но опять добавлю - ЛЮБЫЕ изменения/исправления в схеме МОГУТ БЫТЬ ПЕРЕНЕСЕНЫ в РСВ через ЕСО. Я не говорил, что первично, а что вторично. Я подчеркнул лишь то обстоятельство, что в ПКАДах 200х механизм ЕСО - он ДВУСТОРОННИЙ. Он не делится на прямой или обратный. Это просто механизм ПЕРЕДАЧИ ИЗМЕНЕНИЙ, без разницы в каком направлении. Если у Вас не получается им пользоваться в таком качестве, то это не проблема механизма. Он работает ВПОЛНЕ корректно. Вносите изменения в схему и передавайте их через ЕСО в РСВ, какие проблемы?

просто при подходе, когда изменения вносятся сначала в схему, то нет необходимости пользоваться механизмом ECO, проще и надежнее перегрузить нетлист(меньше операций(с точки зрения разработчика по кол-ву операций),и вероятность внесения ошибок по минимуму, так как постоянно идет синхронизация схема->плата)

Бывают. И не только у известных фирм В данный момент у меня в работе проект с ФПЖА на 1020 пинов. Как Вы думаете он нарисован на схеме? Да, 8 гейтов, на разных листах. А КАК Вы себе представляете работать с ним по другому? А с учетом того, что это программируемая логика, приходится делать свап, причем очень глобально, и даже между банками свапить. Ну и как в этой ситуации обойтись без описанного Вами способа рисования схемы? Всему свое место...

вот как вы определяете что можно свапить а что нет?
наверно всеравно смотрите на схему, чтоб убедиться можно ли свапить или нет?
вот вам и ответ, а на скольких разных листах не важно, главное, чтоб сохранялась структурность и логика принципиальной схемы: должны быть шины, по которым былоб понятно куда идут сигналы(на какие листы итд).
Вот например "схема" на Spartan 3E Starter Kit,
на sheet 8, там два банка, чтоб понять по схеме куда идут сигналы, придется перелистать и внимательно всматриватьваться в 13 страниц схемы.
Вообщем наглядный пример схемы которую надо доработать напильником , чтоб с ней можно было работать.
Я просто хотел отметить , что проектируя плату и внося изменения в схему, надо не забывать об удобочитемости схемы, хотябы после разводки платы, надо привести схему в порядок,
а мне удобно это делать сразу в процессе, не откладывая в ящик, пользуясь перегрузкой нетлиста.
А кто как работает, так это дело привычки и собственных требований. Вот у Digilent'а схемы оставляют желать, хотя платы хорошие.

Опишите мне хотя бы одну ситуацию, когда НЕОБХОДИМО грузить нетлист.

наверно только первый раз, а потом следитьи делать постоянно ECO.
Бывает удобнее перегрузить, особенно если на схеме в процессе появляются новые элементы.

Вот все-таки вспомнил, когда НЕОБХОДИМО грузить нетлист:
в процессе проектирования изменили тип корпуса элемента
Напр. резисторы с 0805 -> 0603, SOT223 ->SO-8

[Uree]

просто при подходе, когда изменения вносятся сначала в схему, то нет необходимости пользоваться механизмом ECO, проще и надежнее перегрузить нетлист(меньше операций(с точки зрения разработчитка по кол-ву операций),и вероятность внесения ошибок по минимуму, так как постоянно идет синхронизация схема->плата)

Чем проще? Почему надежнее? Где меньше операций?! С чего вдруг вероятность ошибок меньше?!
Операций больше - в схематике нужно еще сгенерить нетлист (в случае ЕСО файл изменений дополняется автоматом при сохранении схемы).
Ошибок - наоборот, вероятность больше. То ли дело добавить один элемент и подключить к нему пару нетов(три строчки ЕСО-файла. причем это ПКАД за Вас сделает), то ли загрузить нетлист на пару тысяч компонентов и тысячу цепей и попытаться увидеть - а не порвал ли он при загрузке пару разведенных трасс?!
А синхронизация делается через Compare Netlist, точнее даже не синхронизация, а проверка тождественности схема-плата. Если уж обнаружены расхождения между ними, и нет сохраненного ЕСО, тогда пользуем NetSync - и опять все ОК. Причем в этом случае опять десятком-другим команд все исправляется, а не полной перегрузкой проекта.

вот как вы определяете что можно свапить а что нет?
наверно всеравно смотрите на схему, чтоб убедиться можно ли свапить или нет?
вот вам и ответ, а на скольких разных листах не важно, главное, чтоб сохранялась структурность и логика принципиальной схемы: должны быть шины, по которым былоб понятно куда идут сигналы(на какие листы итд).

А Вы как? Если смотрите на схему - то зачем делает платы в пакете, в котором наверное что-то для этого предусмотрено? Есть такое понятие как "эквивалентность пинов". Так вот разработчик только вешает сигналы на нужные группы выводов, а уж я, по прописанной в компоненте эквивалентности делаю свап, чтобы стало удобней трассировать. А по схеме знаете ли ничего не видно. Или Вы предлагаете мне глубоко вникнуть в документацию и понять что можно свапить, а чего нельзя? А что тогда делает разработчик? Может он об этом должен подумать и предусмотреть, чтобы я свапил ТОЛЬКО ТО, ЧТО С ЕГО ТОЧКИ ЗРЕНИЯ ДОПУСТИМО?

Вот например "схема" на Spartan 3E Starter Kit,
на sheet 8, там два банка, чтоб понять по схеме куда идут сигналы, придется перелистать и внимательно всматриватьваться в 13 страниц схемы.
Вообщем наглядный пример схемы которую надо доработать напильником , чтоб с ней можно было работать.
Я просто хотел отметить , что проектируя плату и внося изменения в схему, надо не забывать об удобочитемости схемы, хотябы после разводки платы, надо привести схему в порядок...

Опять же, шина в ПКАДе - элемент чисто графический. Она ничего не знает о сигналах, которые в ней идут, и куда они идут. И если Вы что-то возле нее где-то подпишете, то это не значит, что в процессе редактирования эта информация будет автоматом обновляться. Где-то на одном из листов что-то пропустите, где-то добавите на листе сигнал которого не было и все. С точки зрения ПКАДа все в порядке. А у Вас ПРОБЛЕМЫ - надписи не соответствуют действительности...
И еще вопрос - как Вы себе представляете удобочитаемой схему с той самой ФПЖА на тыщу с лишним ног и полутора-двумя десятками разных внешних цифровых интерфейсов? Она в любом случае нечитаемая. Просто есть листы, на них блоками выделены различные узлы платы и от них торчат порты. Все! Или Вы хотите попытаться все это прорисовать вайрами?

наверно только первый раз, а потом следитьи делать постоянно ECO.
Бывает удобнее перегрузить, особенно если на схеме в процессе появляются новые элементы.

Ну объясните мне, чем удобнее? Ну появился элемент, ну добавило в ЕСО 3-5-15 строчек, но ЗАЧЕМ перегружать нетлист???

[atlantic]

Давайте только без обид.
С точки зрения PCAD(если такая у него есть вообще, все равно как делать,через ECO или через netlist, PCADу все равно, ошибки тут могут только возникнуть из за неправильных действий человека(глюки программы не в счет). Поэтому простоту и удобство работы можно применить к каждому конкретному пользователю, что приемлимо для одного, то неприемлимо для другого. Например выше упомянутая эл.схема в виде графического списка связей, по которому невозможно определить куда заходят сигналы, не потратив на это уйму времени. Мне с такой схемой крайне неудобно работать, в ней не видно никакой логической структуры, и поэтому приходиться составлять из этой схемы еще одну схему - ввиде блок схемы, и на ней потом подписывать на какой лист, что куда заходит. С точки зрения физической разводки платы схема вообще получается лишней, нужен лишь список связей. Но не надо забывать , что делается устройство, которое потом еще надо будет наладить работать и хорошо структуированная схема здесь первый помошник.
Насчет эквивалентности пинов, особенно в FPGA. В зависимости от схемы включения, одни и те же выводы могут быть переставляемыми а могут и не быть. Например если выводы используются как I/O CMOS, то вероятно их можно переставлять между собой, а если эти выводы используются как диф сигналы, то можно переставлять уже только пары, и таких исключений из правил в FPGA очень много, как создать тогда такой компонент который им удовлетворяет? В простеньком пикаде вроде таких опций нет, при котором можно задать эквивалентность выводов, учитывающию логическую организацию выводов плис, для свапа.
Насколько я знаю для этого нужны другие пакеты напр. IO Designer в сотаве Ментора, которые как-то более мене умеют это автоматизировать и то, я не уверен, что там нет своих "тараканов" пусть меня поправят знающие люди если это не так. Например вы говорите, что свапите выводы разных банков FPGA, а как вы можете быть уверены что эти банки питаются источниками одного и того же уровня, не посмотрев на схему, где в компоненте у вас это учтено? Например один банк питается +1.8v(интерфейс с DDR) а другой банк от 3.3V. Это я привел один из тривиальных примеров. Поэтому я смотрю на схему прежде чем свапить.

Опять же, шина в ПКАДе - элемент чисто графический. Она ничего не знает о сигналах, которые в ней идут, и куда они идут. И если Вы что-то возле нее где-то подпишете, то это не значит, что в процессе редактирования эта информация будет автоматом обновляться. Где-то на одном из листов что-то пропустите, где-то добавите на листе сигнал которого не было и все

Если посмотреть свойства шиныв пикаде, то можно увидеть и какие сигналы и на какие листы эта шина заходит, другое дело что потом в "бумажном" виде это нельзя отобразить. А если стараться изначально создать логически связанную схему, и подписывать шины по их функциональному назначению, и не заводить туда "левых" сигналов, и при этом подводить окончания шин к краю листа, с подписью названия шины(без надписей текста куда она идет-это лишнее, именно только свойство шины -ее название и оно автоматом будет храниться), то пролистав все страницы схемы я с легкостью найду нужную мне, и далее по шине определю откуда и куда заходит мой сигнал, а с вариантом схемы голых портов я буду этим заниматься значительно дольше и каждый раз я буду тратить много времени на поиск сигнала. Поэтому при проектировании схемы с шинами как я описал, работа со схемой будет в несколько раз быстрее и удобнее. А ошибку внести в неструктуированную схему намного проще, еще тяжелее её потом там найти. Надеюсь я остался понятым.