Загрузка Virtex, что будет если будет так Опции

[irum4]

По включению питания Виртех загружает из ПЗу данные, если вдруг в данных будет збой (например радиация прошила ), то конфигурация не загрузится, но CCLK и дальше будет выдаваться, как бы ожидая нормального потока данных.
А будет ли работать загрузка, если взять ПЗу двойного объема и после первого блока данных в него записать аналогичный, второй, так будто бы два Виртекса стоит. Если збоев нет, то загрузка заканчивается после первого блока, а если в первом блоке збой, то CCLK не останавливается и выкачивает второй блок данных из ПЗу.
Какие будут мысли?

[Alexandr]

Глянул алгоритм загрузки в книге "Современные семейства ПЛИС фирмы Xilinx" (Кузелин, Кнышев, Зотов) - главу по Virtex я уже выкладывал на форум http://forum.electronix.ru/index.php?showtopic=1610.
Так вот - FPGA действительно переводит в 0 INIT при несовпадении CRC, по которому сбрасывается PROM, НО последующей повторной загрузки не происходит. Начать грузиться снова можно лишь опять подав 0 на Programm.

[Dr.Alex]

Может я как всегда торможу
но кто дожен дёргать PROGRAM? Ваша флешина!
А раз INIT становится в 0, то он сбрасывает флешину, и она опять дёргает плисине PROGRAM :-/

[irum4]

Может я как всегда торможу
но кто дожен дёргать PROGRAM? Ваша флешина!
А раз INIT становится в 0, то он сбрасывает флешину, и она опять дёргает плисине PROGRAM :-/

Да вот нет Дело в том, что ПЗу дергает Program, только после загрузки ПЗу через JTAG. Так что дергать в результате некому.
У меня подобная ситуация наблюдалась, когда ПЗу располагалось на некотором расстоянии от FPGA. Тогда на CCLK наводился шумок, который сбивал загрузку. В результате видно, что данные полностью вичитываются, CCLK продолжает формироваться, а сигнал DONE остается в 0. Ситуацию спасало замена печатных проводников на навесные витые пары по данным и тактам.