Проблемы прошивки Xilinx Опции

[SpellDrive]

Очень неприятная ситуация: HDL симулятор выдает адекватные задаче результаты, но постразводочная симуляция дает результат несколько иной (он же потом перебирается и в железо). Пробовал и на втором, и на третьем Спартанах. На что следует обратить внимание и в чем может заключаться ошибка??? Заранее спасибо.

[BSV]

Если в проекте присутствует несколько тактовых частот, то особое внимание нужно обратить на переход сигналов из одного клокового домена в другой. Также нужно избегать подачи сигналов с логики на асинхронные управляющие входы триггеров (сброс, установка). Без проблемной части кода что-то более конкретно сложно посоветовать.