Проблемы прошивки Xilinx Опции

[SpellDrive]

Очень неприятная ситуация: HDL симулятор выдает адекватные задаче результаты, но постразводочная симуляция дает результат несколько иной (он же потом перебирается и в железо). Пробовал и на втором, и на третьем Спартанах. На что следует обратить внимание и в чем может заключаться ошибка??? Заранее спасибо.

[AJIEKCEu]

1. Посмотреть, что в описании VHDL везде стоит правильный список чувствительности.
2. А поподробнее место где поведенческое моделирование отличается от синтезированного? Может это фифо? По-моему, Xilinx не обещает моделирование с точностью до такта всяких коровых фифо.