посоветуйте ПЛИС пожалуйста, для реализации ФАПЧ Опции

[sKWO]

Видел аппаратную реализацию ФАПЧ на ПЛИСЕ семейства ACEX EP1K50TC144 .
там реализовано их аж восемь, мне нужна только одна ФАПЧ.
Какое семейство выбрать чтобы шить много раз во флэш?
думаю что 64 макроячейки достаточно.
приведу ряд доступных на ВИАКОМе
1. EPM7128STC100-15N ПЛИС семейства MAX7000, 2500 вентилей, 128 макроячеек, 84 линий ввода/вывода, Fcnt=76.9MHz, Tcnt=13ns Тип корпуса : TQFP-100
2. EPM7064SLI44-7 ПЛИС семейства MAX7000, 1250 вентилей, 64 макроячеек, 36 линий ввода/вывода,Fcnt=100MHz, Tcnt=10ns Тип корпуса : PLCC-44
3. EPM3064ATC100-4 ПЛИС семейства MAX3000, 1250 вентилей, 64 мак
ограничение по частоте - килогерцы.
самая подходящая EPM3064ATC100-4 , и вопрос нужна ли ей внешняя конфигурационная память?
можна ли её прошить Альтеровским байтбластером?
заранее спасибо, я просто в плисах новичёк...

[Andrewak]

Видел аппаратную реализацию ФАПЧ на ПЛИСЕ семейства ACEX EP1K50TC144 .
там реализовано их аж восемь, мне нужна только одна ФАПЧ.
Какое семейство выбрать чтобы шить много раз во флэш?
думаю что 64 макроячейки достаточно.
приведу ряд доступных на ВИАКОМе
1. EPM7128STC100-15N ПЛИС семейства MAX7000, 2500 вентилей, 128 макроячеек, 84 линий ввода/вывода, Fcnt=76.9MHz, Tcnt=13ns Тип корпуса : TQFP-100
2. EPM7064SLI44-7 ПЛИС семейства MAX7000, 1250 вентилей, 64 макроячеек, 36 линий ввода/вывода,Fcnt=100MHz, Tcnt=10ns Тип корпуса : PLCC-44
3. EPM3064ATC100-4 ПЛИС семейства MAX3000, 1250 вентилей, 64 мак
ограничение по частоте - килогерцы.
самая подходящая EPM3064ATC100-4 , и вопрос нужна ли ей внешняя конфигурационная память?
можна ли её прошить Альтеровским байтбластером?
заранее спасибо, я просто в плисах новичёк...

Если нужна именно ПЛИС с одной ФАПЧ, то могу порекомендовать LCMXO1200 от Lattice.
http://www.latticesemi.com/products/cpldsp...achxo/index.cfm
У Lattice есть очень интересные специализированные микросхемы:
http://www.latticesemi.com/products/ispclock/index.cfm
Это ФАПЧ с возможностью формирования 3-х или 5-ти различных частот плюс логика. В самом маленьком варианте вывод на 2 дифференциальных пары ног, можно и single ended. При разработке можно даже и не знать, что это CPLD. Софтина от Lattice (PAC-Designer) позволяет за час разобраться и сконфигурировать микросхему. К тому же, можно её прям оттуда прошить через JTAG. Есть возможность сделать 4 различных конфигурации и переключать на лету, ещё есть output enable.
Вобщем, долго можно рассказывать. Мне понравилась. Рекомендую.
Если есть вопросы по этой мелкосхеме - всегда рад помочь

Сообщение отредактировал Andrewak - Sep 4 2007, 11:42