соединение IBUFDS и IFDDRRSE, транслятор выдает ошибку. Опции

[zcost]

Может кто сталкивался с такой проблеммой?
ISE9.1 проект на Spartan-3
При попытке последовательно соеденить IBUFDS и IFDDRRSE транслятор выдет ошибку:

ERROR:NgdBuild:770 - IBUFDS 'lvdsibuf 'and IBUF 'IBUF1' on net
'lout' are lined up in series. Buffers of the same direction cannot be
placed in series.

Причем синтез проходит, затыкается на трансляции
Что это глюк ISE?

lvdsibuf : ibufds
port map(i => in_p, iB => in_n, o => lout );
fd_ioc : IFDDRRSE
port map (c0 => clk, c1 => clknot, d => lout, ce => '1', r => '0', s => '0', q0 => out1, q1 => out2);

Сообщение отредактировал zcost - Sep 5 2007, 15:56

[BSV]

Дико извиняюсь, но кажется мой совет Вам не пригодится, так как он неверен - у элемента, который я предложил только один выход Q (в то время как у IFDDRRSE - два). Похоже он используется в выходной части блока ввода-вывода и Вам ни в коей мере не подойдет, в чем Вы вероятно скоро и убедитесь.
А делать нужно как описано в XAPP491. Файлик оттуда я прилагаю. Кажется подобный вопрос здесь уже обсуждался.

Прикрепленные файлы

 top_ddr3_sp3.vhd ( 3.76 килобайт ) Кол-во скачиваний: 109

 

[zcost]

Дико извиняюсь, но кажется мой совет Вам не пригодится, так как он неверен - у элемента, который я предложил только один выход Q (в то время как у IFDDRRSE - два). Похоже он используется в выходной части блока ввода-вывода и Вам ни в коей мере не подойдет, в чем Вы вероятно скоро и убедитесь.
А делать нужно как описано в XAPP491. Файлик оттуда я прилагаю. Кажется подобный вопрос здесь уже обсуждался.

Благодарю, не понял как, но 2 fd разместились в одном БВВ.