реклама на сайте
подробности

 
 
> ECO (Engineering Change Order) cell, как устроены? как использовать?, ну и вообще про добавление SPARE LOGIC
yes
сообщение Sep 7 2007, 09:53
Сообщение #1


Гуру
******

Группа: Свой
Сообщений: 2 198
Регистрация: 23-12-04
Пользователь №: 1 640



скорее для флейма, а не для дела. потому как скорее всего это сильно субъективно...

но все же :
добавляете ли вы "запасные" ячейки?
какого типа?
какое количество?

собственно в тех проектах, где я участвовал - ревижинов не делали, поэтому реально spare cell-ами не пользовались, были какие-то правки финального нетлиста (уже отплэйс-роутенного) на пару вентелей

синтезатор например любит OAIxxx AOIxxx - на порядок больше чем любой другой логики
а я XORы люблю...

ну и вроде как критерием должно быть не количество spare cell-ов, а вероятность найти рядом с местом правки целл требуемого типа

--------------------

также TSMC предлагает некий универсальный запасной целл

ECO cell is intended to serve logic changes with metals only ECO (Engineering Change Order), after first tapeout, without having to touch base layers of POLY layer and below. Cells in this ECO library are designed with metal 1 and metal2 (Flip-Flop cells) routing resources only.

который вроде как автоматически использует бэкенд, без нашего участия

тоже интересно - насколько это заменяет спаре целы, и сколько штук smile.gif надо

интересно устройство - в библиотеке этот (или эти) ECO cell характеризован, как набор элементов

The prefix code specifies the function of the cell. Notice that in order to identify with the other standard cell, all ECO cell prefixes “G” (means Gate array) to the cell name. Table 3.1 lists the prefix code descriptions.

GAN
AND Gate
GAOI
AND-OR-Inverter Gate
GBUFF
Non-Inverting Buffer
GDCAP
Decoupling cell
GDFQ
Q-only D Flip-Flop without Set/Reset
GINV
Inverting Buffer
GMUX
Multiplexer
GNR
NOR Gate
GOR
OR Gate
GXNR
Exclusive NOR Gate
GXOR
Exclusive OR Gate

причем размеры и мощность выходного каскада разная

интересно - это все-таки один цел (с размером приблизительно равным аналогичному стандартному) ?
или группа целов (реальный размер, которых значительно больше указанных при характеризации) типа микро-БМК, из которых выбирается требуемая функция
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
yes
сообщение Sep 10 2007, 13:09
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 198
Регистрация: 23-12-04
Пользователь №: 1 640



1)
ну например вот
http://www.synplicity.com/literature/pdf/SpareGates.pdf
google находит какие-то патенты и т.п. но на ASIC SPARE LOGIC нашел 200000 сцылок

2)
синтез подразумевается мануальный - ну то есть ошибку какуюнибудь исправить - в нетлисте берем запасной элемент и мануально вставляем
при этом на физическом уровне тянем проводки - то есть меняется только 1 или несколько металлов

вопрос собственно был какие элементы выгоднее брать (более универсальные)?

----------------

по поводу общих вопросов : количество запасных тип и т.п.....
Go to the top of the page
 
+Quote Post
soshnev
сообщение Sep 10 2007, 14:41
Сообщение #3


Частый гость
**

Группа: Новичок
Сообщений: 119
Регистрация: 26-08-05
Пользователь №: 7 989



Цитата(yes @ Sep 10 2007, 17:09) *
1)
ну например вот
http://www.synplicity.com/literature/pdf/SpareGates.pdf
google находит какие-то патенты и т.п. но на ASIC SPARE LOGIC нашел 200000 сцылок

2)
синтез подразумевается мануальный - ну то есть ошибку какуюнибудь исправить - в нетлисте берем запасной элемент и мануально вставляем
при этом на физическом уровне тянем проводки - то есть меняется только 1 или несколько металлов

вопрос собственно был какие элементы выгоднее брать (более универсальные)?

----------------

по поводу общих вопросов : количество запасных тип и т.п.....

1.
Интересная ссылка:
-- Действительно, я понял так же, что если вы ошиблись "по мелочам" (или хототе достроить scan), то используя зарезервированные spare вы можете коррекцией одним или двумя металлами исправить ситуацию.
-- В привед. примере используется версия Synplify Asic 3.0.3. Synplify ASIC - вообще больше не развивается (во всяком случае больше не рекламируется).
-- Cadence FE поддерживает режим spare (spare cell shot gunning). Но это надо ещё проверять...
(наверняка будут ошибки или изменения (нестыковки) в маршруте back end). Но то что поддерживает это хорошо.
-- Рекомендаций наверняка нет (здесь пишут - можно "гибко" и "неограниченно" и по разному в иерархических блоках)

Собственно ничего нового, за исключением того что spare-cells должны быть сделаны определённым
образом. В нерабочем режиме должны быть подключены определённым образом.
Потом мы их (или вокруг них) drill down...

2.
Какие брать - я думаю зависит от имеющейся свободной площади.
За "универсализм" приходится платить.
Я думаю - по критерию минимальной площади.

А вообще вопрос филосовский. Это надо предвидеть в чём возможна ошибка и что ещё может вдруг понадобится или что-то заложить для дальнейшего развития.
В режиме gate-array - там всегда мало металлов (это принцип GA, изменяй как хочешь, зато есть некот. недостатки в другом).

Но в любом случае, надо сначала оценить используемую площадь.
Ну и конечно прокатить маршрут до конца.

Хорошо-бы посмотреть библиотеку. Как в конце задействуются эти spare.
(1 металл или 2 металла,1 или 2 контактов понадобится для коррекции если вдруг...)
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 27th August 2025 - 04:18
Рейтинг@Mail.ru


Страница сгенерированна за 0.01582 секунд с 7
ELECTRONIX ©2004-2016