помогите разобраться с клоками, проц AT91SAM7X256 Опции

[Понедельник]

1.устаналиваю PLL ~ 95 мгц (вывел программируемый клок на внешнюю ногу, по осцилографу все правильно окого 95мгц)

2.MCK выбираю PLL/2 , должно быть около 48мгц (PMC_MCKR = 0x7)

3.частота SPI = MCK/8 (SPI_CSR =0x01010811 ожидал получить в районе 6 мгц, однако получается ~ 0.2 мгц)

объясните, пожалуйста, что я забыл потрогать ? спасибо

можно ли вывести наружу MCK для проверки ?

Сообщение отредактировал Понедельник - Sep 25 2007, 10:53

[KAlex]

объясните, пожалуйста, что я забыл потрогать ? спасибо

Возможно: AT91C_PMC_CSS_PLL_CLK - Clock from PLL is selected

[Понедельник]

Возможно: AT91C_PMC_CSS_PLL_CLK - Clock from PLL is selected

я вас не вполне понял.

Мастер клок получается из PLL/2 таким образом

pPMC->PMC_MCKR = AT91C_PMC_PRES_CLK_2 ;
while(!(pPMC->PMC_SR & AT91C_PMC_MCKRDY));

pPMC->PMC_MCKR |= AT91C_PMC_CSS_PLL_CLK ;
while(!(pPMC->PMC_SR & AT91C_PMC_MCKRDY));

[KAlex]

А если так:
pPMC->PMC_MCKR = AT91C_PMC_CSS_PLL_CLK | AT91C_PMC_PRES_CLK_2 ;
while(!(pPMC->PMC_SR & AT91C_PMC_MCKRDY));

[Понедельник]

А если так:
pPMC->PMC_MCKR = AT91C_PMC_CSS_PLL_CLK | AT91C_PMC_PRES_CLK_2 ;
while(!(pPMC->PMC_SR & AT91C_PMC_MCKRDY));

ничего на изменилось -(

я вообще этот кусок выкинул из кода, оказалось, что этот регистр в стартапе инициализируется, вот кусок
# Select Clock
LDR R1, =PMC_MCKR_Val
STR R1, [R0, #PMC_MCKR]

куда рыть ума не приложу
такое ощущение, что SPI клок еще на 32 делится, хотя по даташиту должно быть
SPCK Baudrate MCK = MCK/SCBR

Сообщение отредактировал Понедельник - Sep 25 2007, 11:15

[KAlex]

А если SCBR = 1 какая будет частота?

[Понедельник]

А если SCBR = 1 какая будет частота?

судя по ерате SCBR = 1 устаноаливать нельзя при нечетном кол-ве битов, хотя я, честно говоря не пробовал