IIR на FPGA Опции

[Igont]

Уважаемый All.
Не имея достаточно опыта в проектировании фильтров на логике, обращаюсь за Вашим мнением.
Задача: Имеем 4 канала "цифры" после АЦП (16 бит 500 Гц каждый).
Надо убрать из каждого канала 50Гц (IIR Filter 4 order) и 35Гц (IIR Filter 4 order).
Данные выводятся во внешнее ОЗУ, к которому имеет доступ контроллер (через ту же
ПЛИС)

Вопрос:
1. Реализуемо ли это в принципе
2. На какого объема ПЛИС приходится расчитывать (TQFP144 max)
3. Существуют ли готовые решения

Сбивает с толку, что библиотечный компонент LPM_MUL 16x16 (Altera - MAX II Plus)
ВЛЕЗ ОДИН ТОЛЬКО В ACEX 30K, а на бумажке посчитал, что и 80 триггеров хватает.

Спасибо

[EvgenyNik]

дохлая атмега48 за $0.91 уделает эту задачу и ещё место останется. ;О)

В защиту FPGA скажу, что на нём можно будет сделать очень хороший фильтр порядка так 16-22-го, да ещё и с одинаковым групповым временем задержки для пропускаемых частот. А ненужные 35 и 50Гц будут именно вырезаться, а не ослабляться с искажением фаз соседних частот.
Для начала хорош тот инструмент, к которому руки лучше приспособлены, а уж потом можно удешевлять и упрощать.