Вот, моделирую выходной файл с задержками, чтоб посмотреть как работает APEX20KE. И нифига он не работает, причём выясняется, что не запускаются PLL. То есть на выходе стоит устойчивый "х". При этом ПЛИС как таковая работает, то есть PLL запускается. Кто-нибудь моделировал PLL таким образом?
Builder, нет, в АРЕХ параметры PLL задаются при загрузке. То есть они железно прошиты, не из загружаемого регистра. archip, ага, работает в железе, а вот при моделировании с задержками выходной клок с PLL - в "x".
ПЛИС Альтера, моделирование PLL
May 5 2005, 16:18
