Цитата(Crusher @ May 11 2005, 16:57)
Задачка следующая: есть ПЛИС(CPLD Xilinx). Необходимо осуществить доступ через JTAG к ногам ПЛИСины через фирмовый кабель Parallel IV для управления внешней схемой(прошивка внешней FLASH-памяти). Если кто-нить делал что-нить похожее,отзовитесь плз...Заранее сенкс..
Не совсем понял вопрос. К каким ногам подключен JTAG кабель? К TMS,TCK,TDI,TDO или к ногам ввода/вывода? Прошивка FLASH-памяти для загрузки FPGA через JTAG или это обычная параллельная флэшка?
Электроника - наука о контактах.