ПЛИС Альтера, моделирование PLL Опции

[Серокой]

Вот, моделирую выходной файл с задержками, чтоб посмотреть как работает APEX20KE. И нифига он не работает, причём выясняется, что не запускаются PLL. То есть на выходе стоит устойчивый "х". При этом ПЛИС как таковая работает, то есть PLL запускается.
Кто-нибудь моделировал PLL таким образом?

[Andy-P]

PLL в APEX20KE моделировал в симуляторе Quartus в режиме timing (не через SDO) – было все правильно: состояние х обозначено на выходе PLL до вхождения ее в захват, а после корректный сигнал с требуемой частотой. Насколько помню никаких начальных установок по сигналам не требуется (и нет сигнала enable PFD и т.д)