Разработка проектов для больших кристаллов, Посоветуйте как правильно Опции

[PPA]

Разрабатываю кусок проекта в QuartusII 5.1 для StratixII EP2S130.
В проекте реализованы интерфейсы с периферийными микросхемами.
Ранее я разрабатывал проекты только для маленьких ПЛИСов, типа циклона. Выглядело это примерно так:
-рисовалась схема из примитивов и параметризируемых модулей
-компиляция, симуляция
-исправления
-компиляция, симуляция
-назначение ножек
-финальная компиляция, симуляция и создание прошивок.
Здесь я делал всё также - отладил кусок проекта на нужном кристалле (задавал временные требования), но когда назначил пины в соответствии со схемой Э3 (схема выпускалась параллельно, и пины назначались по принципу - как удобно конструктору), моя схема перестала работать. Поехали все задержки. Кое-как заставил работать схему, но при добавлении новых элементов схема ведет себя неадекватно. Всё зависит от фиттера - как он разместит блоки внутри кристалла одному квартусу известно. Пытаюсь лоджик локом группировать куски схемы, которые должны работать быстро и судя по симуляции не успевают это делать - всё равно эффекта нет.
Итак - если кто сталкивался с такой проблемой - помогите советом. Как разрабатывать проекты в больших кристаллах, чтобы они не переставали работать после добавления пары регистров и перекомпиляции?

[DmitryR]

Итак - если кто сталкивался с такой проблемой - помогите советом. Как разрабатывать проекты в больших кристаллах, чтобы они не переставали работать после добавления пары регистров и перекомпиляции?

Во-первых, LogicLock надо делать на весть проект изначально - это существенно ускоряет разводку, так как снижает ее инвариантность. Во-вторых при пересинтезе учитывать результат предыдущего (у Xilinx называется SmartGuide, не знаю как у Альтеры), так что будут переразведены только изменившиеся цепи.