1 bit stream - to 16 bit output Опции

[Don Man]

всем привет.

тема уже поднималась как минимум раза 2, но все же - скажите правильно ли я думаю

Есть выход дельта-сигма модулятoра, 1 bit stream идет с частотой 64*44.1 (kHz) = 2.8224 (MHz)

нужно провести децимацию и на выходе получить 16 бит PCM с sample rate = 44.1 kHz.

как проводим децимацию вроде бы понятно: (M=64) ФНЧ КИХ- (вырезаем шумы) + регистр (тактируемый частотой 2.8224 MHz / 64).

но вот как получить 16 битные x(n) из однобитового потока.

в pdf статье (в самом конце) написано, что используется трансверсальный фильтр с коэффициентами = 1.
Если коэффиценты = 1, то это похоже на сдвиговый регистр разрядность 16 бит. я прав?

Далее, в начале этой статьи написано, что fT = Kпер * fД
в моем случае fT = 2.8224 MHz
fД = 44.1 кГц
Kпер = 64.
Но ниже написано Kпер = 2^N, N - разрядность выходного сигнала.
мне надо 16 бит, 2^16 = 65536, получается Kпер = 65536, но ведь у меня 64. что я неправильно понял?
И все же, сколько линий здержек долно быть в фильтре-преобразователе 1 bit to 16 bits? 16 или 6 (2^6=64)? если шесть, то где разрядность 16 бит?

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 SIGMA_DELTA_ARTICLE.pdf ( 208.27 килобайт ) Кол-во скачиваний: 95

 

[el34]

по поводу единичных коэффициентов....
повидимому , т.к. поток 1_битовый, имелись ввиду коэффициенты
равные 1 и 0 , но это не коэффициенты фильтра , а множители в сдвиговом регистре(1_о битовый поток с модулятора) , для получения многобитовой последовательностьи и децимации этои 1и0 домножаются(учавствует этот коэфф. или нет тк моножитель 1 или 0) на коэффициенты фильтра требуемой разрядности и складываются(fir)....и тд итп
может я что не понял ...
тогда сорри...

еще рекомендую посмореть
Cascaded Integrator-Comb (CIC) Filter
они хорошо заточены под FPGA реализацию